富士電子使用Cadence Virtuoso加速并行仿真器將開發(fā)時(shí)間減少25%
發(fā)表于:10/11/2011
富士通采用Cadence DFM技術(shù)為標(biāo)準(zhǔn)用于其28納米ASIC與混合信號(hào)設(shè)計(jì)
發(fā)表于:9/27/2011
應(yīng)用于TPMS的PCB螺旋天線的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于:9/23/2011
Micro/sys采用賽靈思Spartan-6 FPGA推出單板計(jì)算機(jī)
發(fā)表于:9/23/2011
Giantec Semiconductor改用Cadence技術(shù),采用Virtuoso流程實(shí)現(xiàn)了30%的效率提升
發(fā)表于:9/21/2011
實(shí)行單獨(dú)環(huán)保標(biāo)準(zhǔn) PCB行業(yè)自我救贖
發(fā)表于:9/21/2011