精品国产不卡一二三区看片,国产亚洲精品岁国产微拍精品

NI-LabVIEW 2025

工業(yè)自動化最新文章

第六屆中國國際進口博覽會將于2023年11月5-10日在上海舉辦

品英Pickering將于2023年11月5日到10日參展第六屆中國國際進口博覽會（CIIE）。Pickering展臺位于技術(shù)裝備展區(qū)，上海國家會展中心4.1號館B0-02號。會上將展示集團旗下三家公司：高性能舌簧繼電器制造商Pickering Electronics、開關(guān)和仿真產(chǎn)品制造商Pickering Interfaces，以及連接產(chǎn)品制造商Pickering Connect的眾多先進產(chǎn)品。

發(fā)表于：10/24/2023

新思科技提供跨臺積公司先進工藝的參考流程

? 新思科技AI驅(qū)動的設計解決方案可實現(xiàn)電路優(yōu)化，在提高設計質(zhì)量的同時，節(jié)省數(shù)周的手動迭代時間。 ? 新思科技可互操作工藝設計套件（iPDK）適用于臺積公司所有FinFET先進工藝節(jié)點，助力開發(fā)者快速上手模擬設計。 ? 新思科技攜手Ansys 和 Keysight 共同推出全新射頻設計參考流程，能夠為現(xiàn)代射頻集成電路設計提供完整解決方案。

發(fā)表于：10/24/2023

基于UVM和C語言驗證JTAG調(diào)試協(xié)議的研究與實現(xiàn)

芯片驗證中，JTAG協(xié)議功能的好壞決定了芯片流片回來后是否具有可調(diào)試狀態(tài)。多數(shù)情況下是編寫一段既冗長且不易維護的TestBench代碼進行驗證；有些情況依賴FPGA原型驗證手段去驗證JTAG協(xié)議，但在該情況下，一些模塊需進行FPGA資源替換，無法保證與RTL級網(wǎng)表一致，可能導致流片后回來的芯片JTAG調(diào)試不通。針對這些情況，結(jié)合UVM方法學的通用性和C語言的便利性，提出一種基于UVM和C語言聯(lián)合驗證JTAG調(diào)試協(xié)議的實現(xiàn)方法。UVM搭建驗證JTAG協(xié)議的框架，C語言側(cè)編寫測試用例，用例通過調(diào)用UVM側(cè)實現(xiàn)的芯片JTAG接口驅(qū)動時序的方法來到達實現(xiàn)C語言驗證芯片JTAG協(xié)議的結(jié)果。

發(fā)表于：10/23/2023

H.265/HEVC熵解碼的分組并行流水線實現(xiàn)

針對高效視頻編碼（H.265/HEVC）中CABAC熵解碼模塊的高資源消耗和數(shù)據(jù)依賴性，設計了一種多路并行的高效FPGA實現(xiàn)結(jié)構(gòu)。根據(jù)不同類型語法元素特性，采用分組并行數(shù)據(jù)調(diào)度方法，減少數(shù)據(jù)處理等待時間和內(nèi)部存儲器訪問次數(shù)，同時利用流水線技術(shù)實現(xiàn)運算加速。評估驗證結(jié)果表明，熵解碼模塊吞吐量可以達到1.64位元/時鐘周期，滿足當下超高清視頻實時解碼的要求。

發(fā)表于：10/23/2023

一種應用分段式電容陣列的20 MS/s 10-bit SAR ADC*

設計了一個10位分辨率，20 MS/s采樣率的逐次逼近型模擬數(shù)字轉(zhuǎn)換器（SAR ADC）。該電路通過采用分段式電容陣列設計，縮短了量化過程中高位電容翻轉(zhuǎn)后所需要的穩(wěn)定時間，從而提高了量化速度。此外，還提出了一種新穎、高效的比較器校準方法，以較低的成本實現(xiàn)了比較器失調(diào)電壓的抑制。該ADC芯片基于180 nm CMOS工藝設計制造，核心面積為0.213 5 mm2。實際測試結(jié)果表明，在1.8 V電源電壓、20 MS/s采樣頻率下，該ADC的信號噪聲失真比（SNDR）達到了58.24 dB。

發(fā)表于：10/23/2023

西門子發(fā)布 Tessent RTL Pro 強化可測試性設計能力

西門子數(shù)字化工業(yè)軟件近日推出 Tessent? RTL Pro 創(chuàng)新軟件解決方案，旨在幫助集成電路 (IC) 設計團隊簡化和加速下一代設計的關(guān)鍵可測試性設計 (DFT) 任務。

發(fā)表于：10/20/2023

DDR5 時代來臨，新挑戰(zhàn)不可忽視

DDR5 的新時代已經(jīng)來臨，然而，一些挑戰(zhàn)也阻礙了產(chǎn)業(yè)的進一步發(fā)展

發(fā)表于：10/20/2023

新思科技攜手臺積公司加速2nm工藝創(chuàng)新，為先進SoC設計提供經(jīng)認證的數(shù)字和模擬設計流程

? 新思科技經(jīng)認證的數(shù)字和模擬設計流程可提高高性能計算、移動和AI芯片的產(chǎn)品質(zhì)量。 ? Synopsys.ai? EDA解決方案中的模擬設計遷移流程可實現(xiàn)臺積公司跨工藝節(jié)點的快速設計遷移。 ? 新思科技接口IP和基礎IP的廣泛產(chǎn)品組合正在開發(fā)中，將助力縮短設計周期并降低集成風險。

發(fā)表于：10/19/2023

ASML不懼佳能納米壓??！

近來，因為佳能發(fā)布了號稱可以生產(chǎn)2nm的新一代納米壓印光刻機，引起了大家對其與ASML競爭的廣泛討論。

發(fā)表于：10/18/2023

關(guān)于Kubernetes在生產(chǎn)中的應用，這十大要點ChatGPT不會說

我們向ChatGPT更具體地詢問有關(guān)使用 Kubernetes 的建議。它提供了一份在生產(chǎn)中使用Kubernetes的12項最佳實踐清單,其中大部分都是正確且相關(guān)的。但當被要求將該列表擴展到50項最佳實踐時,我們很快就發(fā)現(xiàn),人類仍具有無可取代的價值。

發(fā)表于：10/18/2023

IN研風向縱橫生態(tài)！

第11屆EEVIA年度中國硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢展望研討會圓滿舉行

發(fā)表于：10/17/2023

挑戰(zhàn) EUV！佳能發(fā)布新型 2nm 光刻機

　　最新消息，近日佳能（Canon）發(fā)布了一個名為 FPA-1200NZ2C 的納米壓印半導體制造設備，號稱通過納米壓印光刻（NIL）技術(shù)實現(xiàn)了目前最先進的半導體工藝。

發(fā)表于：10/16/2023

西門子發(fā)布 Solid Edge 2024 添加 AI 輔助設計功能

　　西門子數(shù)字化工業(yè)軟件日前推出 Solid Edge 2024®版本，作為西門子 Xcelerator 的一部分，新版 Solid Edge 為產(chǎn)品設計提供新的人工智能應用以及基于云的數(shù)據(jù)共享和協(xié)同能力，幫助各規(guī)模制造企業(yè)進一步實施數(shù)字化轉(zhuǎn)型戰(zhàn)略，提高數(shù)據(jù)重用效率，推動機電設計和制造創(chuàng)新。

發(fā)表于：10/16/2023

意法半導體工業(yè)峰會2023：聚焦智能電源與智能數(shù)字化

2023年9月28日，代表智能工業(yè)發(fā)展風向標的意法半導體第五屆工業(yè)峰會在深圳福田香格里拉大酒店隆重揭幕。

發(fā)表于：10/10/2023

重磅！美國同意三星和SK海力士向中國工廠無限期提供芯片設備

據(jù)央視新聞，北京時間10月9日下午：韓國總統(tǒng)辦公室宣布，美國政府已同意三星電子和SK海力士向其位于中國的工廠提供設備，而且無限期豁免、無需其它許可。

發(fā)表于：10/10/2023