3月9日消息，據(jù)韓媒ZDNet報(bào)道，在人工智能（AI）熱潮之下，高帶寬內(nèi)存（HBM）已經(jīng)成為支撐全球AI基礎(chǔ)設(shè)施的最核心零組件。為爭奪最新的HBM市場的主導(dǎo)權(quán)，SK海力士與三星電子之間的競爭正日益激烈。

報(bào)道稱，SK海力士正積極尋求HBM封裝技術(shù)的重大變革，其已擬定了一套性能大幅躍升的秘密對策，目的是在不進(jìn)行大規(guī)模制程轉(zhuǎn)換的前提下，大幅強(qiáng)化HBM的穩(wěn)定性與整體性能，目前該項(xiàng)新技術(shù)正處于密集的驗(yàn)證階段。

具體來說，在即將量產(chǎn)的HBM4規(guī)格中，產(chǎn)品將直接從12層堆疊起步，展現(xiàn)了極高的技術(shù)門檻。而為搶占市場先機(jī)，SK海力士目前已經(jīng)啟動(dòng)了HBM4的首批量產(chǎn)作業(yè)。由于HBM4從生產(chǎn)到交貨的時(shí)間大約需要6個(gè)月，這代表了SK海力士此舉是為了在主要客戶英偉達(dá)(NVIDIA) 正式完成品質(zhì)測試之前，采取先發(fā)制人的量產(chǎn)策略。

然而，要達(dá)到最高性能并非易事。業(yè)界此前一直對SK海力士HBM4的性能與穩(wěn)定性下降抱有疑慮，主要原因在于英偉達(dá)對HBM4提出了極高的規(guī)格要求，包括：單個(gè)引腳傳輸速度（Pin Speed）高達(dá)11.7Gbps，遠(yuǎn)遠(yuǎn)超出了該產(chǎn)品原先設(shè)定的8Gbps標(biāo)準(zhǔn)，這導(dǎo)致開發(fā)難度呈現(xiàn)指數(shù)級(jí)的攀升。

事實(shí)上，在結(jié)合AI加速器進(jìn)行的2.5D封裝測試過程中，SK海力士的HBM4確實(shí)在挑戰(zhàn)最高性能時(shí)曾遭遇了瓶頸，直到2026年初仍持續(xù)對部分電路進(jìn)行改善，這也使得業(yè)界預(yù)估的大規(guī)模量產(chǎn)（Ramp-up）時(shí)程被迫稍微延后。

盡管如此，業(yè)界普遍認(rèn)為SK海力士在供應(yīng)英偉達(dá)HBM4方面出現(xiàn)重大波折的可能性極低。這主要?dú)w因于當(dāng)前供應(yīng)鏈的現(xiàn)實(shí)狀況。如果英偉達(dá)堅(jiān)守極端的高規(guī)格要求，恐將嚴(yán)重限制其在2026年下半年推出最新型AI加速器“Rubin”的供應(yīng)量。

另一方面，目前在HBM4領(lǐng)域獲得領(lǐng)先的三星電子（三星首批HBM4正式出貨），考量其良率及1c DRAM的投資現(xiàn)況，短期內(nèi)亦難以大幅擴(kuò)張供應(yīng)量。因此，市場指出，英偉達(dá)極有可能將初期采購的HBM4性能條件放寬至10Gbps。

盡管供貨無虞，但正如半導(dǎo)體市場人士所言，HBM供應(yīng)鏈不僅看重速度，更需要綜合考量良率與供應(yīng)鏈的穩(wěn)定性，因此SK海力士將占據(jù)最大供應(yīng)比例的預(yù)測依然有效。但為了達(dá)到最高效能，技術(shù)上的改善工作必須持續(xù)并行，這是一個(gè)不容安于現(xiàn)狀的時(shí)刻。

市場專家指出，限制HBM4效能提升的最大癥結(jié)點(diǎn)在于“輸入/輸出（I/O）”數(shù)量的迅速擴(kuò)張。在這一技術(shù)難題上，SK海力士面臨著比競爭對手更嚴(yán)苛的條件。相較于三星電子，SK海力士采用的是前一代的1b（第五代10nm級(jí)）DRAM。同時(shí)，其底層邏輯裸片采用的是臺(tái)積電（TSMC）的12nm制程，這與三星電子（采用自家晶圓代工的4nm制程）相比，在電路整合度上較低。這些因素都使得SK海力士在面對I/O數(shù)量增加所帶來的副作用時(shí)，顯得更為脆弱。

為了突破上述的物理與性能極限，SK海力士正將目光投向全新的封裝工法，并計(jì)劃將其應(yīng)用于HBM4及未來的下一代產(chǎn)品中。這項(xiàng)被視為“秘密武器”的新技術(shù)，其核心策略主要聚焦于兩大方向，包括提升核心裸片（Core Die）厚度，以及縮減DRAM間的間距（Gap）。

首先，在DRAM厚度的處理上，為了符合HBM4封裝高度必須控制在775微米（Micrometer）以下的嚴(yán)格規(guī)范，業(yè)界傳統(tǒng)做法是采用薄化制程（Thinning），將DRAM的背面大幅減薄。然而，過度削薄的DRAM不僅會(huì)導(dǎo)致芯片性能不可逆的衰退，更會(huì)使其對外部物理沖擊的抵抗力大幅下降，極易受損。為了解決此痛點(diǎn)，SK海力士計(jì)劃反其道而行，將部分上層DRAM的厚度增加，以此來從根本上強(qiáng)化HBM4的物理結(jié)構(gòu)穩(wěn)定性。

其次，為了在增加DRAM厚度的同時(shí)，確保整體的封裝高度不會(huì)超出標(biāo)準(zhǔn)限制，SK海力士必須進(jìn)一步壓縮各層DRAM之間的間距。這項(xiàng)縮減間距的工法不僅解決了高度限制，更帶來了意想不到的雙重效益。當(dāng)DRAM層與層之間的距離拉近后，數(shù)據(jù)傳輸?shù)穆窂娇s短，訊號(hào)傳遞速度將顯著提升；同時(shí)，從底層邏輯裸片將電力輸送至DRAM最頂層所需的能量耗損也隨之減少，大幅優(yōu)化了整體的電力效率（Power Efficiency）。

事實(shí)上，這項(xiàng)創(chuàng)新技術(shù)的成敗關(guān)鍵，完全取決于“操作難度”。當(dāng)DRAM層之間的間隙被極度壓縮后，要在這微小的縫隙中穩(wěn)定且均勻地注入MUF（Molded Underfill，模制底部填充劑）材料，將變得極度困難。 MUF在封裝結(jié)構(gòu)中扮演著保護(hù)DRAM以及絕緣體的關(guān)鍵角色，如果在涂布過程中發(fā)生不均勻，或是內(nèi)部產(chǎn)生了空洞（Void），將會(huì)直接導(dǎo)致芯片報(bào)廢，嚴(yán)重打擊產(chǎn)品良率。

針對這項(xiàng)最棘手的挑戰(zhàn)，SK海力士已經(jīng)成功研發(fā)出能夠完美克服此問題的全新封裝技術(shù)。雖然SK海力士目前并未對外公開該技術(shù)的具體細(xì)節(jié)，但其核心優(yōu)勢在于：能夠在不進(jìn)行大規(guī)模制程轉(zhuǎn)換、也不需要添購龐大新設(shè)備的情況下，以穩(wěn)定且高良率的方式成功縮減DRAM間距。據(jù)了解，近期SK海力士內(nèi)部進(jìn)行的相關(guān)測試結(jié)果呈現(xiàn)出非常正面的數(shù)據(jù)，為該技術(shù)的量產(chǎn)注入了一劑強(qiáng)心針。

一旦SK海力士能夠迅速將這項(xiàng)新封裝技術(shù)推進(jìn)至商業(yè)化量產(chǎn)階段，預(yù)期將能在HBM4以及未來的次世代記憶體產(chǎn)品中，極為有效地縮減DRAM間距并提升整體效能。當(dāng)然，任何新技術(shù)在實(shí)際導(dǎo)入大規(guī)模量產(chǎn)時(shí)，仍有可能面臨不可預(yù)期的困難與波折。

熟知此技術(shù)發(fā)展的市場權(quán)威人士對此表示，SK海力士為了突破現(xiàn)有HBM架構(gòu)的物理極限，所精心設(shè)計(jì)的這套全新封裝工法，目前正處于非常活躍的驗(yàn)證階段。這項(xiàng)技術(shù)最大的戰(zhàn)略價(jià)值在于，它允許企業(yè)在無需投入大量資本進(jìn)行設(shè)備更新的條件下，實(shí)質(zhì)性地改善HBM的核心效能。未來一旦成功商業(yè)化并投入市場，其對整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈所產(chǎn)生的顛覆性效應(yīng)與波及影響，絕對不容小覷。