2月12日消息，據(jù)韓國(guó)媒體zdnet.co.kr報(bào)導(dǎo)，韓國(guó)存儲(chǔ)芯片大廠(chǎng)SK海力士正在開(kāi)發(fā)一項(xiàng)名為AIP（All-In-Plug） 新一代制程技術(shù)，目標(biāo)是在實(shí)現(xiàn)300 層以上高堆疊NAND Flash的同時(shí)，大幅降低制造成本。

據(jù)介紹，目前的NAND Flash需多次進(jìn)行關(guān)鍵蝕刻流程，但是隨著堆疊層數(shù)進(jìn)入到300層以上，將會(huì)面臨使制造成本與制程難度同步大幅上升。AIP 技術(shù)則聚焦于NAND Flash制造核心的High Aspect Ratio Contact（HARC）蝕刻流程，通過(guò)整合多段制程、減少重復(fù)步驟，目標(biāo)是在維持制程可行性的同時(shí)，降低生產(chǎn)成本并改善產(chǎn)能效率。

如果AIP技術(shù)順利導(dǎo)入量產(chǎn)，預(yù)期自V11 等新一代NAND Flash起，可明顯減少蝕刻步驟數(shù)量，并為更高堆疊層數(shù)的存儲(chǔ)芯片建立更具經(jīng)濟(jì)性的制造基礎(chǔ)。

SK海力士副總裁Lee Sunghoon在“SEMICON Korea 2026”主題演講中就曾指出，隨著半導(dǎo)體制程復(fù)雜度持續(xù)提升，沿用過(guò)去的技術(shù)方式已難以支撐未來(lái)發(fā)展，因此SK海力士正建立可預(yù)測(cè)的新一代制程技術(shù)平臺(tái)，并同步評(píng)估更新一代的DRAM 與NAND 的關(guān)鍵技術(shù)。

Lee Sunghoon 表示，高堆疊層數(shù)的NAND Flash成本上升的關(guān)鍵因素之一在于蝕刻制程次數(shù)增加，如何將多段流程整合為單一步驟，是公司當(dāng)前的重要技術(shù)課題。