99精品全国免费观看视频,6080yy午夜不卡一二三区久久,特黄做受又硬又粗又大故事

無懼可穿戴產(chǎn)品數(shù)據(jù)泄露風(fēng)險(xiǎn) 安全芯片護(hù)您周全

技術(shù)型授權(quán)代理商Excelpoint世健就ADI的安全芯片展開了詳細(xì)介紹。ADI的安全芯片包括SHA-3對(duì)稱加密算法產(chǎn)品、ECDSA不對(duì)稱加密算法產(chǎn)品以及應(yīng)用于loT方面的安全產(chǎn)品。首先，SHA-3對(duì)稱加密算法產(chǎn)品擁有多種接口，比如1-Wire、I2C以及非接觸類的接口（NFC/RFID），其中1-Wire接口通過一條I/O線就可以實(shí)現(xiàn)芯片的供電、時(shí)鐘和數(shù)據(jù)的傳輸，可以極大地簡(jiǎn)化配件接口設(shè)計(jì)，因此非常適用于系統(tǒng)的配件。

發(fā)表于：7/19/2023

學(xué)子專區(qū)—ADALM2000實(shí)驗(yàn)：心跳監(jiān)測(cè)電路

　　本實(shí)驗(yàn)活動(dòng)通過旨在獲取心跳信息的實(shí)際范例，介紹了如何使用放大器鏈實(shí)現(xiàn)增益和濾波。系統(tǒng)的結(jié)果提供相關(guān)輸出，使用Scopy軟件工具可顯示該輸出。

發(fā)表于：7/17/2023

第三屆中國集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用博覽會(huì)舉行

7月13日，以“應(yīng)用引領(lǐng)集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展”為主題的第三屆中國集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用博覽會(huì)（ICDIA 2023）舉行?？萍疾恐卮髮ｍ?xiàng)司副司長邱鋼，省科技廳二級(jí)巡視員楊小平，副市長周文棟，國家01專項(xiàng)技術(shù)總師、中國集成電路設(shè)計(jì)創(chuàng)新聯(lián)盟理事長、清華大學(xué)教授魏少軍，高新區(qū)黨工委副書記、管委會(huì)副主任、新吳區(qū)委副書記、區(qū)長章金偉，區(qū)領(lǐng)導(dǎo)顧國棟、劉成參加相關(guān)活動(dòng)。

發(fā)表于：7/17/2023

基于阻抗匹配器的二極管幅-相檢測(cè)電路設(shè)計(jì)

半導(dǎo)體芯片領(lǐng)域的競(jìng)爭(zhēng)很大程度上取決于半導(dǎo)體裝備以及核心零部件的競(jìng)爭(zhēng)，如射頻電源、阻抗匹配器等。設(shè)備的抗干擾能力以及穩(wěn)定性等特性是衡量設(shè)備優(yōu)劣的重要標(biāo)準(zhǔn)。對(duì)于阻抗匹配器而言，控制回路的精準(zhǔn)、穩(wěn)定以及快速響應(yīng)是決定阻抗匹配器這款產(chǎn)品性能好壞的重要指標(biāo)。因此，基于電容分壓采樣、電流互感器采樣以及運(yùn)放電路等相關(guān)原理，設(shè)計(jì)了一款純硬件電路的阻抗幅值、相位檢測(cè)回路，并用仿真軟件ADS2021進(jìn)行模擬仿真實(shí)驗(yàn)，得到表征射頻電源和負(fù)載之間阻抗匹配程度的模擬量Urms。通過實(shí)驗(yàn)測(cè)試表明，Urms越大表征射頻源與負(fù)載之間失配越嚴(yán)重，功率傳輸效率越低；Urms越小表征射頻源和負(fù)載之間的匹配程度越好，功率傳輸效率越高。同時(shí)，通過改變母線信號(hào)的輸入功率，得到Urms與輸入功率具有較高的線性相關(guān)性，因此該檢測(cè)回路具有很好的穩(wěn)定性，能夠適用于寬范圍匹配器阻抗的幅值、相位檢測(cè)。關(guān)鍵詞：阻抗匹配,Urms,幅值-相位信號(hào),線性相關(guān)

發(fā)表于：7/11/2023

一種通用的底層驅(qū)動(dòng)程序設(shè)計(jì)

提出了一種通用的底層驅(qū)動(dòng)程序設(shè)計(jì)方法，適用于不同架構(gòu)的芯片驅(qū)動(dòng)的開發(fā)。這是一種自上而下的軟件結(jié)構(gòu)，采用C語言進(jìn)行編寫。在確立好頂層框架后，可以多人協(xié)作完成各個(gè)模塊驅(qū)動(dòng)程序的開發(fā)，從而快速進(jìn)入調(diào)試階段，大大縮短了驅(qū)動(dòng)程序的開發(fā)流程，節(jié)約了時(shí)間，提升了工作效率。在這種驅(qū)動(dòng)程序的基礎(chǔ)上可以進(jìn)一步開發(fā)芯片的測(cè)試程序以及應(yīng)用程序。

發(fā)表于：7/11/2023

控制系統(tǒng)中智能計(jì)算的設(shè)計(jì)與實(shí)現(xiàn)方法

在SCADA組態(tài)軟件系統(tǒng)中，智能計(jì)算是必不可少的一個(gè)環(huán)節(jié)。它在處理各個(gè)采集點(diǎn)之間的邏輯關(guān)系、一些時(shí)序類采集點(diǎn)的累計(jì)、平均、積分等以及一些熱工領(lǐng)域的蒸汽表函數(shù)時(shí)體現(xiàn)了極大的優(yōu)越性和便利性。描述了一種控制系統(tǒng)中智能計(jì)算的設(shè)計(jì)和實(shí)現(xiàn)方法，首先提出了組合宏和組態(tài)Tag的嵌套調(diào)用概念，然后分別介紹了計(jì)算模塊處理流程、組合宏基本定義、軟件模塊劃分及調(diào)用、計(jì)算組態(tài)工具的設(shè)計(jì)、內(nèi)存索引表設(shè)計(jì)、全局和局部變量設(shè)計(jì)、計(jì)算負(fù)荷均分設(shè)計(jì)、在線處理的計(jì)算類設(shè)計(jì)以及計(jì)算處理的接口函數(shù)設(shè)計(jì)等。該系統(tǒng)設(shè)計(jì)思想先進(jìn)，實(shí)時(shí)性高，組態(tài)便捷快速，計(jì)算準(zhǔn)確無誤，已經(jīng)廣泛應(yīng)用于多個(gè)領(lǐng)域的工業(yè)控制系統(tǒng)。

發(fā)表于：7/11/2023

基于模糊特征選擇的電子鼻陣列優(yōu)化算法研究

電子鼻傳感器陣列具有維數(shù)高、交叉敏感性強(qiáng)等特點(diǎn)，不恰當(dāng)?shù)膫鞲衅鹘M合易導(dǎo)致選擇重疊、性能下降。目前，基于信息論的陣列優(yōu)化算法往往依賴個(gè)體判別能力進(jìn)行特征選擇，在估計(jì)特征多相關(guān)關(guān)系時(shí)存在一定困難，且缺乏對(duì)特征互補(bǔ)性和依賴性的考量。針對(duì)這些問題，提出了一種基于模糊互信息的陣列優(yōu)化算法（Sensor Array Optimization Algorithm Based On Fuzzy Mutual Information， FMI-SAO），通過模糊聯(lián)合矩陣估計(jì)特征冗余，利用前向迭代選擇策略挖掘具有高相關(guān)、低冗余、高互補(bǔ)、高依賴的特征。實(shí)驗(yàn)證明，F(xiàn)MI-SAO獲得的傳感器陣列在不同的模式識(shí)別算法中均可獲得更高的精度。

發(fā)表于：7/11/2023

支持多協(xié)議的可配置通信引擎設(shè)計(jì)

針對(duì)國內(nèi)對(duì)于專用通信引擎的研究空缺，實(shí)現(xiàn)了一種支持多協(xié)議的可配置通信引擎設(shè)計(jì)，并以典型的數(shù)據(jù)鏈路層協(xié)議——高級(jí)數(shù)據(jù)鏈路控制（High 1evel Data Link Control， HDLC）協(xié)議的引擎塊實(shí)現(xiàn)為例，采用System Verilog搭建仿真平臺(tái)，通過C語言編寫測(cè)試case，以回環(huán)驗(yàn)證的方式保證設(shè)計(jì)正確性。可配置引擎塊以自研RSIC核為核心，采用AHB總線互連，內(nèi)部集成HDLC、UART等通信協(xié)議以及DMA、TDM、GPIO等通用外設(shè)，實(shí)現(xiàn)通信協(xié)議的處理及數(shù)據(jù)傳輸，有助于解放處理器負(fù)載，提高數(shù)據(jù)處理效率，同時(shí)將HDLC與可配置通信引擎相結(jié)合，解決了多路信號(hào)的HDLC對(duì)處理器資源的占用率高等問題。

發(fā)表于：7/11/2023

一種小型化可復(fù)用的接收前端的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一款衛(wèi)星通信領(lǐng)域的小型化可復(fù)用的接收前端，將950 MHz~2 150 MHz射頻信號(hào)經(jīng)過預(yù)選濾波、放大、混頻等過程，下變頻至720 MHz中頻輸出。首先介紹了電路的設(shè)計(jì)方案，并對(duì)主要技術(shù)指標(biāo)進(jìn)行了分析。接收前端的尺寸為105 mm×55 mm×9.5 mm。實(shí)現(xiàn)了小型化、通用化設(shè)計(jì)，可以復(fù)用在多種衛(wèi)星通信設(shè)備。

發(fā)表于：7/11/2023

W頻段波導(dǎo)氣密結(jié)構(gòu)的功率合成放大器設(shè)計(jì)

針對(duì)3 mm頻段功率合成的需要，設(shè)計(jì)了一種波導(dǎo)氣密結(jié)構(gòu)的4合1放大器，用來實(shí)現(xiàn)W頻段瓦級(jí)的氣密功率合成輸出。本設(shè)計(jì)引入硅基結(jié)構(gòu)實(shí)現(xiàn)了W頻段組件的氣密，解決了傳統(tǒng)3 mm頻段波導(dǎo)組件難以氣密的難題。本設(shè)計(jì)基于波導(dǎo)合路原理，運(yùn)用高頻結(jié)構(gòu)仿真軟件對(duì)氣密波導(dǎo)合路結(jié)構(gòu)進(jìn)行了建模與仿真。通過對(duì)比模型的仿真結(jié)果與樣機(jī)實(shí)測(cè)數(shù)據(jù)，表明該W頻段波導(dǎo)氣密功率合成放大器的指標(biāo)可滿足設(shè)計(jì)要求。

發(fā)表于：7/11/2023