設(shè)計(jì)應(yīng)用 电动汽车用新型三电平双向DC/DC变换器的研究[电源技术][汽车电子] 提出了一种新型的适用于电动汽车的三电平双向DC/DC变换器，该变换器不仅可以稳定输出电压，同时通过电压控制可以使输出电压跟随给定值在较大范围内连续变化，应用场合比较广泛。详细分析了三电平双向DC/DC变换器的工作原理，介绍了其基本控制策略。仿真验证了此拓扑的正确性和有效性。 發(fā)表于：2018/8/3 下午3:28:41 基于超前-滞后控制器的单相数字锁相环研究[模拟设计][汽车电子] 对于单相光伏并网逆变器而言，能够迅速而精确地追踪到电网电压同步信号的频率、相位，是保证其能够稳定运行是重要条件。常规的数字锁相方法主要是采用过零点检测这种模式，但由于其抗干扰能力弱，容易出现锁相失效的现象。针对这个现象提出了一种超前-滞后控制器、双二阶广义积分器（DSOGI）和改进瞬时无功理论相结合的方法，并且将这种方法应用于单相逆变器，仿真和实验验证了本方法能够快速有效地追踪到电网电压的同步信号，保障了整个系统精确性和稳定性。 發(fā)表于：2018/8/3 下午3:27:00 一种新型零电流三电平Buck变换器的研究[电源技术][工业自动化] 提出了一种基于零电流三电平开关单元的新型零电流三电平Buck变换器。与传统Buck硬开关变换器相比，新型零电流三电平变换器主开关的电流应力和导通损耗都没有增加，有源开关的电压应力因三电平技术的应用而减半。仿真结果验证了新型零电压零电流的可行性。 發(fā)表于：2018/8/3 下午3:24:25 基于改进型CORDIC算法和FPGA的DDS实现[模拟设计][汽车电子] 在FPGA平台上实现了一种基于改进型CORDIC算法的新型DDS。采用三级旋转结构来提高旋转方向的并行计算速度，改进旋转结构中每一级数据处理位数并采用并行流水线方式以降低算法运行所需时间，使用进位保存算法完成基本迭代单元计算，并在实现上采用4-2压缩器，减少基本电路时延。通过ModelSim仿真和Matlab性能分析，所设计的DDS具有分辨率高、速度快和频谱杂散小等优点。 發(fā)表于：2018/8/3 下午3:12:45 基于阈值电压差原理的CMOS电压基准源[电源技术][工业自动化] 设计了一种新型的纯MOS结构电压基准源，提出了一个基于简单偏置电路的电流相加电路，利用该电路中具有与电源电压无关且与环境温度成反比特性的和式电流，改善了PMOS和NMOS阈值电压差电路输出电压的温度性能，提高了电压基准源的精度。 發(fā)表于：2018/8/3 下午3:07:02 一种用于Buck DC-DC转换器的自适应斜坡补偿电路[电源技术][工业自动化] 从斜坡补偿的基本原理出发，设计了一种用于Buck型DC-DC转化器的自适应斜坡补偿电路。该电路可以跟随占空比的变化，相应提供适当的补偿量，从而避免了因过补偿而引起的系统瞬态响应慢和带载能力低等问题。该电路基于标准0.6 μm CMOS工艺设计，经Cadence Spectre验证达到设计目标。 發(fā)表于：2018/8/3 下午2:59:36 一种机载高分辨率图像实时压缩系统的设计[可编程逻辑][通信网络] 为解决机载高分辨率图像的实时压缩问题，提出了一个基于FPGA+PowerPC的高分辨率图像实时压缩系统的设计方案。本系统主控采用PowerPC 处理器，压缩芯片采用ADV202，用FPGA实现图像数据流程中各个环节控制，最终输出数据为高性能的静止图像压缩标准JPEG2000格式。 發(fā)表于：2018/8/3 下午2:55:39 地铁AFC系统中的票卡读写器设计[模拟设计][汽车电子] 票卡读写器在地铁AFC（自动售检票）系统中属于票卡业务的核心部件。基于重庆地铁应用实例，阐述了地铁AFC系统的组成结构和票卡读写器在AFC系统中的地位；分析了票卡读写器的系统构成、票卡操作的原理；根据重庆地方票卡规划系统性阐述了读写器的系统软件设计和多任务规划；对多任务中的重要任务（读卡任务和数据任务）进行了较详细的阐述；分析了票卡处理业务的软件实现细节。目前该票卡读写器已经应用于重庆地铁系统中，运行稳定，性能符合要求。 發(fā)表于：2018/8/3 下午2:52:00 基于FPGA的图像处理电路的设计与实现[可编程逻辑][通信网络] 以FPGA为平台，设计了灰阶变化、图像压缩、边缘检测等图像处理电路。与传统的设计方法相比较，本设计不仅具有FPGA电路特有的开发周期短、设计效率高、扩展性和升级性良好、设计灵活等特点，而且由于系统采用硬件电路实现，因此在图像处理的速度上具有明显的优势。 發(fā)表于：2018/8/3 下午2:49:41 基于FPGA的语音识别前端算法研究实现[可编程逻辑][安防电子] 通过分布式语音识别DSR的研究，提出了基于FPGA平台的前端处理系统结构。对其中两个除法器分别采用了LUT查找表和常数除法器的结构。用VerilogHDL语言进行建模仿真，并与Matlab的建模结果进行了对比。结果表明，与之前的方法相比，系统能够在较短的时钟周期内计算出LPCC系数，节省了大量的运算时间和一定的面积。 發(fā)表于：2018/8/3 下午2:37:00 <…375376377378379380381382383384…>
