日本一区二区高清免在线,91精品国产综合久久精品色欲,原神刻晴大战史莱姆外网免费

基于FPGA的可消除高頻非線性的動態(tài)分頻鑒相器[測試測量][其他]

提出了一種可消除高頻非線性的動態(tài)分頻鑒相器的結構和實現(xiàn)方法，輸入信號經波形變換后，利用FPGA進行分頻，并通過8位撥碼開關來設置1~255不同的分頻系數(shù)，分頻后通過數(shù)字鑒相器、低通濾波器和調理放大電路實現(xiàn)鑒相。這種設計不僅大大提高了鑒相范圍和靈敏度，而且消除了高頻非線性化現(xiàn)象。實驗表明，該數(shù)字鑒相器輸入頻率范圍200 kHz~100 MHz，鑒相范圍-510 π~+510 π，線性度優(yōu)于±1.5%，同時具有根據(jù)不同應用需求進行動態(tài)分頻的特點。

發(fā)表于：12/25/2017

橋梁監(jiān)測系統(tǒng)無線索力計的設計及應用[測試測量][其他]

針對橋梁監(jiān)測系統(tǒng)的索力監(jiān)測應用場景，設計了一款智能無線索力計。該傳感器具有超低功耗、前端智能算法、無線自組織網絡等技術特點。提出并實現(xiàn)了嵌入式硬件平臺上的索頻提取方法，經實驗及實際工程檢驗，該方法測量結果準確。該設計整機可在電池供電環(huán)境下實現(xiàn)常年連續(xù)工作。此設計有效地解決了拉索監(jiān)測過程中監(jiān)測系統(tǒng)建設冗繁、數(shù)據(jù)分析難度大、系統(tǒng)成本偏高、維護復雜等實際工程問題。

發(fā)表于：12/25/2017

用ReRAM實現(xiàn)每臺服務器1GIOPS的性能[可編程邏輯][汽車電子]

應用基于低延遲/低功耗的新型存儲級存儲器的子系統(tǒng)來優(yōu)化服務器設計以消除計算/存儲一側的瓶頸。超融合架構擾亂了傳統(tǒng)的存儲和數(shù)據(jù)中心市場。因為超融合架構為各個組織開辟了一條新的途徑來強化他們的系統(tǒng)，降低了他們的成本，減輕了他們的管理負但。根據(jù)Gartner的研究報告，“超融合集成系統(tǒng)市場將會迎來79%的增長，達到2016年的近20億美元，從而在未來的5年后將其推進主流應用中。超融合集成系統(tǒng)將會成為整個集成市場中增長最迅猛的細分市場，在2019年前，將會達到將近50億美元的規(guī)模，占總體市場的24%”。

發(fā)表于：12/22/2017

基于FPGA的HDMI多模式顯示模塊設計[嵌入式技術][其他]

通過SOPC進行視頻信號處理是目前研究的熱點。針對此類系統(tǒng)的顯示模塊，提出一種基于FPGA的HDMI多模式顯示模塊設計方案。首先對HDMI的驅動時序進行分析，設計驅動信號生成電路，然后根據(jù)配置參數(shù)，將多路視頻進行多級ALPHA混合，實現(xiàn)了通過HDMI輸出與顯示多路視頻，并且每路視頻的位置與透明度可設置。為保證視頻的實時性，對較為復雜的計算過程采用流水線設計方法提升速度。模塊以Verilog HDL的形式進行編寫，具有較強的通用性。

發(fā)表于：12/21/2017

基于6LoWPAN的光伏匯流箱監(jiān)測系統(tǒng)設計[嵌入式技術][其他]

針對傳統(tǒng)匯流箱監(jiān)測系統(tǒng)布線復雜、可擴展性差和成本高等缺點，以TI公司的CC2530作為硬件核心平臺，設計了一套基于6LoWPAN無線傳感網絡技術的光伏匯流箱監(jiān)測系統(tǒng)，通過C#.NET和SQL Sever2008開發(fā)了上位機監(jiān)測平臺。該匯流箱監(jiān)測系統(tǒng)具有免布線、低成本和人機交互流暢等優(yōu)點。搭建了一個包含5個監(jiān)測節(jié)點、1個邊界網關和一臺PC服務器的測試網絡。實驗結果表明，該6LoWPAN監(jiān)測系統(tǒng)實現(xiàn)了對匯流箱電能參數(shù)的實時監(jiān)測和管理，其可靠性和穩(wěn)定性能夠滿足光伏匯流箱監(jiān)測系統(tǒng)的要求，具有較高應用價值。

發(fā)表于：12/21/2017

基于FPGA和ARM的虛擬軟盤實現(xiàn)[嵌入式技術][其他]

提出一種基于FPGA和ARM的虛擬軟盤實現(xiàn)方案。在FPGA上實現(xiàn)并行CRC運算、MFM編解碼，將存儲芯片SRAM虛擬成1.44 MB軟盤進行數(shù)據(jù)訪問，通過臺式機實現(xiàn)對虛擬軟盤的鏡像制作、文件讀寫、格式化、制作啟動盤等操作；ARM通過SPI接口實現(xiàn)與FPGA的數(shù)據(jù)通信，并且在ARM上搭建UDP服務器，實現(xiàn)局域網內設備對虛擬軟盤的狀態(tài)、數(shù)據(jù)進行讀寫訪問。

發(fā)表于：12/20/2017

基于K64機械臂控制系統(tǒng)的設計與實現(xiàn)[嵌入式技術][其他]

機械臂被廣泛應用，其結合不同末端工具來完成特定功能。機械臂的合理使用能大大解放人力，代替人們完成一些重復枯燥或危險的工作。針對自行設計的三自由度機械臂，提出一種專用的嵌入式控制系統(tǒng)。該控制系統(tǒng)以K64為核心控制板，MQX_Lite為操作系統(tǒng)，通過與上位機的通信解析相關命令，計算相應關節(jié)旋轉角度，多任務并發(fā)執(zhí)行。通過實驗驗證，該系統(tǒng)運行平穩(wěn)高效，具有很強的應用價值。

發(fā)表于：12/20/2017

電子渦輪增壓器助推汽車電壓新標準[電源技術][汽車電子]

電子渦輪增壓的電機是48V電壓供電，而并非是我們常規(guī)的12V電壓。為什么這個「48V」很重要？因為它背后代表的是歐系新能源發(fā)展戰(zhàn)略的根本

發(fā)表于：12/19/2017

基于STM32-OCV法的純電動汽車剩余里程預測[嵌入式技術][汽車電子]

純電動汽車的剩余里程精準實時預測是動力電池能量管理系統(tǒng)(BMS)研究的重要領域之一。為解決其預測時誤差大、自適應性差和數(shù)學建模復雜的難點，利用優(yōu)化開路電壓法，在電池包靜止足夠長和荷電狀態(tài)較大階段時預測荷電狀態(tài)初值，并及時更新標準里程SN和標準準容量SOCN使其具有自適應性，消除累積誤差，然后把坡度參數(shù)、非必要能耗設備容量參數(shù)轉化為里程參數(shù)，最后建立優(yōu)化OCV法數(shù)學模型及設計STM32硬件來預測剩余里程，利用EV-1型純電動車試驗記錄測試值與預測值比較，其最大相對誤差為5.2%，預測精度較現(xiàn)有其他方法有明顯提高。

發(fā)表于：12/19/2017

基于SoC的信號跨時鐘域傳輸驗證方法研究[嵌入式技術][其他]

在SoC信號跨時鐘域傳輸時，有可能會產生亞穩(wěn)態(tài)等問題。到目前為止，對信號跨時鐘域傳輸還沒有一套完整且通用的驗證方法。因此，在傳統(tǒng)SoC設計和驗證仿真工具的基礎上，形成了關于信號跨時鐘域傳輸?shù)囊徽昨炞C方法。其中包括CDC結構分析、基于斷言的CDC協(xié)議驗證、亞穩(wěn)態(tài)注入分析三部分。通過此套方法可以在設計初期發(fā)現(xiàn)設計中的缺陷，提高設計的可靠性。

發(fā)表于：12/19/2017

高頻數(shù)字抽取濾波器的設計[模擬設計][其他]

設計了采樣頻率為640 MHz、過采樣率為64的高頻數(shù)字抽取濾波器。該數(shù)字抽取濾波器由CIC（Cascaded Integrator Comb）濾波器（降16倍）、CIC補償濾波器（降2倍）和半帶濾波器（降2倍）組成。為了實現(xiàn)高頻工作，CIC濾波器采用兩級結構，第一級采用多相分解技術，使大部分結構工作在較低時鐘頻率下，極大地降低了CIC的功耗，第二級采用傳統(tǒng)結構。CIC補償濾波器使信號通帶平坦，半帶濾波器滿足了阻帶的衰減要求。為了驗證數(shù)字濾波器的性能，搭建了四階前饋—反饋結構ΣΔ調制器，作為數(shù)字抽取濾波器的輸入，最終在輸入信號頻率為0.5 MHz時，數(shù)字抽取濾波器輸出的信噪比為97.40 dB。

發(fā)表于：12/18/2017

基于FPGA的并串轉換電路硬件實現(xiàn)[可編程邏輯][其他]

并串轉換電路在通信接口中具有廣泛的應用，可編程邏輯陣列由于具備靈活、可重構等特點非常適應于并串轉換硬件電路的實現(xiàn)。為了解決硬件電路結構中資源與性能的矛盾，分析比較了移位寄存器、計數(shù)器與組合邏輯條件判定三種不同的并串轉換硬件電路結構，并通過設計仿真對其進行了功能驗證和性能評估。實驗結果表明采用移位寄存器的實現(xiàn)方法具有最優(yōu)的速度性能，采用計數(shù)器的實現(xiàn)方法具有最優(yōu)的性價比，采用組合邏輯條件判定的實現(xiàn)方法具有最少的寄存器資源消耗，可根據(jù)實際應用需求合理選擇并串轉換硬件電路實現(xiàn)方式。

發(fā)表于：12/18/2017

標準芯片單元可連通性的檢測方法[模擬設計][其他]

介紹了一種標準芯片單元可連通性的檢測方法，可以有效檢測標準芯片單元的可連通性，在布局布線階段之前，改進標準單元的版圖，或者增加布局布線的約束條件，從而保證標準芯片單元的設計對布局布線的友好性。通過對標準芯片單元的檢測和改進，可以有效提高芯片的整體可連通性，從而節(jié)約布局布線階段的工作時間，減少開發(fā)周期，提高芯片良率。本方法可以實現(xiàn)標準芯片單元庫的全覆蓋檢測，通過優(yōu)化算法，可以在盡可能減少芯片測試工作量的前提下，實現(xiàn)90%以上的隨機場景再現(xiàn)。通過在不同技術節(jié)點標準芯片單元檢測中的應用，有效地捕獲了標準芯片單元連通性的問題，在數(shù)字后端布局布線之前，改進或阻止了可能出現(xiàn)的不友好場景，提升了芯片后端設計的效率。

發(fā)表于：12/15/2017

基于FPGA的多模式數(shù)字匹配濾波器的設計與實現(xiàn)[可編程邏輯][汽車電子]

數(shù)字匹配濾波器（DMF）是直接序列擴頻（DSSS）通信系統(tǒng)的關鍵部件，采用FPGA設計數(shù)字匹配濾波器可以獲得更高的系統(tǒng)性能。首先介紹了數(shù)字匹配濾波器的原理，然后闡述了多模式DMF的設計原理，在同一個直接序列擴頻通信系統(tǒng)的接收端集成多種模式，實現(xiàn)對多種擴頻比擴頻信號的解擴，提高通信系統(tǒng)的性能。在此基礎上，通過MATLAB仿真驗證其有效性，最后給出了FPGA實現(xiàn)的過程和結果。

發(fā)表于：12/15/2017

基于DDS技術的雜散抑制和正弦信號源的實現(xiàn)[嵌入式技術][其他]

依據(jù)直接數(shù)字頻率合成技術（DDS）工作原理，在simulink軟件搭建系統(tǒng)仿真模型輸出正弦信號，在此基礎上實現(xiàn)了兩種壓縮ROM查詢表數(shù)據(jù)量的方法來抑制雜散波，并把這兩種壓縮方法相結合使得壓縮比達到了1:42.67，有效減少了查詢表的規(guī)模，降低了對DDS資源的占用。另一方面提出了一種基于DDS芯片AD9851和AT89S52單片機的正弦信號源設計方案，給出了該方案的相關硬件接口和軟件程序，經過對實際PCB板的測試，實現(xiàn)了1 Hz～50 MHz的正弦信號輸出，該正弦信號源可應用在不同的高頻領域。

發(fā)表于：12/14/2017