亚洲Av无卡无码高潮影视,久久99精品久久久久久久野外

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計劃收購其可編程芯片部門 Altera 的多數(shù)股權(quán)。

128塊Tesla V100 4小時訓(xùn)練40G文本，這篇論文果然很英偉達(dá)

近日，英偉達(dá)發(fā)表了一篇大規(guī)模語言建模的論文，他們使用 128 塊 GPU 在 4 小時內(nèi)使得 mLSTM 可以收斂，值得注意的是，他們使用的 Amazon Reviews 數(shù)據(jù)集包含 40GB 的文本，這在以前通常需要花費(fèi)數(shù)周的時間進(jìn)行訓(xùn)練。

發(fā)表于：8/9/2018

FPGA時序約束方法匯總從易到難的都有

從最近一段時間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時序約束的方法。按照從易到難的順序排列如下：

發(fā)表于：8/9/2018

基于FPGA的新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)

介紹一種基于Actel公司Fusion StartKit FPGA的線陣CCD圖像數(shù)據(jù)采集系統(tǒng)。以FPGA作為圖像數(shù)據(jù)的控制和處理核心，通過采用高速A/D、異步FIFO、UART以及電平轉(zhuǎn)換、放大濾波、二值化電路和光學(xué)系統(tǒng)實現(xiàn)對圖像數(shù)據(jù)的信號處理，并運(yùn)用Visual Studio C++和Microsoft公司的基本類庫MFC實現(xiàn)對采集數(shù)據(jù)的顯示、繪圖、傳輸控制等。利用搭建的系統(tǒng)平臺實現(xiàn)對物體尺寸的測量，通過對所得的數(shù)據(jù)進(jìn)行分析處理，明確測量的精度和可以達(dá)到的水平。對該系統(tǒng)在實時監(jiān)控中的優(yōu)點(diǎn)進(jìn)行分析。

發(fā)表于：8/8/2018

基于FPGA的雙T選頻網(wǎng)絡(luò)的設(shè)計與實現(xiàn)

為提高棱鏡式數(shù)字激光陀螺穩(wěn)光程回路中相敏信號解調(diào)效率，將較窄的帶寬內(nèi)對信號幅度增益大、波動小的雙T選頻網(wǎng)絡(luò)數(shù)字化應(yīng)用到數(shù)字激光陀螺解調(diào)電路中，使用FPGA進(jìn)行算法設(shè)計，得到帶寬為2 Hz的帶通濾波器。在數(shù)字激光陀螺中與IIR濾波器進(jìn)行對比實驗，經(jīng)過實際系統(tǒng)驗證，信噪比提升了200%。

發(fā)表于：8/8/2018

西部數(shù)據(jù)公司（TEGILE品牌）在2018年GARTNER固態(tài)陣列的魔力象限中被評選為卓識遠(yuǎn)見者

西部數(shù)據(jù)公司（ NASDAQ：WDC）今天宣布旗下Tegile品牌在2018年連續(xù)第四年在Gartner固態(tài)陣列的魔力象限中被評為的卓識遠(yuǎn)見者。*

發(fā)表于：8/7/2018

深度 | L2正則化和對抗魯棒性的關(guān)系

雖然近年來對抗樣本已經(jīng)引起了廣泛關(guān)注，并且它對機(jī)器學(xué)習(xí)的理論和實踐來說都有很大意義，但迄今為止仍有很多不明之處。

發(fā)表于：8/7/2018

前沿 | CNN取代RNN？當(dāng)序列建模不再需要循環(huán)網(wǎng)絡(luò)

在過去幾年中，雖然循環(huán)神經(jīng)網(wǎng)絡(luò)曾經(jīng)一枝獨(dú)秀，但現(xiàn)在自回歸 Wavenet 或 Transformer 等模型在各種序列建模任務(wù)中正取代 RNN。

發(fā)表于：8/7/2018

基于AD9789的DVB-C調(diào)制系統(tǒng)的實現(xiàn)

設(shè)計了一個基于AD9789和低功耗FPGA Spartan-6的DVB-C調(diào)制系統(tǒng)。介紹了AD9789的基本結(jié)構(gòu)、參數(shù)配置以及系統(tǒng)實現(xiàn)方式，給出了系統(tǒng)射頻輸出信號的實測結(jié)果，其性能指標(biāo)符合國家標(biāo)準(zhǔn)。

發(fā)表于：8/7/2018

基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)設(shè)計

為了解決基于PC機(jī)的視頻動態(tài)目標(biāo)跟蹤實時性瓶頸問題，設(shè)計出一種基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)。設(shè)計遵循圖像處理金字塔模型，針對低層和中層算法簡單、數(shù)據(jù)量大且存在一定并行性等特點(diǎn)采用FPGA硬件實現(xiàn)，而高層較復(fù)雜算法使用Nios II軟核進(jìn)行C語言編程。整個設(shè)計采用Verilog-HDL對算法完成建模與實現(xiàn)，并在QUARTUS II上進(jìn)行了綜合、布線等工作，最后以Altera公司的DE2開發(fā)板為硬件平臺實現(xiàn)了整個系統(tǒng)。

發(fā)表于：8/7/2018

基于FPGA的數(shù)字圖像水印實時嵌入系統(tǒng)的設(shè)計與實現(xiàn)

數(shù)字水印技術(shù)作為版權(quán)保護(hù)及真實性認(rèn)證的重要手段越來越受到人們的關(guān)注。通常采用軟件方法實現(xiàn)水印算法,但這種方法的實時性和安全性都不夠理想。本文設(shè)計的硬件平臺由Atlera公司提供的EP2C70F896C6型號的FPGA芯片和CMOS攝像頭組成，該平臺采用Verilog HDL 硬件描述語言實現(xiàn)DCT2算法及IDCT2算法，同時采用FIFO技術(shù)解決了系統(tǒng)各部分的時序問題。實驗結(jié)果表明：對不同光線強(qiáng)度下采集到的圖像均可實現(xiàn)水印的盲檢測，并對篡改有良好的定位能力。

發(fā)表于：8/7/2018