頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 基于OMAP5910的移動媒體播放機設(shè)計 技術(shù)論文,站點首頁,技術(shù),EDA及可編程,多媒體,消費電子,便攜設(shè)備 發(fā)表于：12/5/2007 Altera新的Nios II嵌入式評估套件在嵌入式系統(tǒng)中展示了獨特的FPGA設(shè)計能力 Altera公司(NASDAQ: ALTR)今天宣布開始提供新的Cyclone III版Nios II嵌入式評估套件。Nios II評估套件是功能豐富的低成本平臺，為嵌入式設(shè)計人員提供快捷簡單的實踐方式來評估Nios II處理器、SOPC Builder系統(tǒng)設(shè)計軟件及其定制應(yīng)用軟件。 發(fā)表于：12/4/2007 PSoC-----嵌入式系統(tǒng)設(shè)計的新突破 PSoC-----嵌入式系統(tǒng)設(shè)計的新突破 發(fā)表于：12/4/2007 Synplicity 加入 Xilinx ESL 的設(shè)計生態(tài)系統(tǒng) 廠商新聞,站點首頁,資訊,MCU/DSP,EDA及可編程 發(fā)表于：11/29/2007 基于FPGA的高速PID控制器設(shè)計與仿真 采用流水線和狀態(tài)機設(shè)計方法對增量式數(shù)字PID控制算法進行了優(yōu)化設(shè)計，給出了優(yōu)化后的FPGA實現(xiàn)方法，對完整的PID控制系統(tǒng)進行了軟件仿真。 發(fā)表于：11/27/2007 Altera Quartus II軟件榮膺EDN中國2007創(chuàng)新獎 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：11/27/2007 基于NiosⅡ的圖像采集和顯示的實現(xiàn) 采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。 發(fā)表于：11/21/2007 DRM系統(tǒng)的SHA256算法設(shè)計及FPGA實現(xiàn) 介紹了一種適于DRM系統(tǒng)的SHA-256算法和HMAC算法，給出了在FPGA上實現(xiàn)SHA256算法和HMAC算法的一種電路設(shè)計方案，并對算法的硬件實現(xiàn)部分進行了優(yōu)化設(shè)計，給出了基于Altera公司的Stratix II系列的FPGA的實現(xiàn)結(jié)果。 發(fā)表于：11/19/2007 3-DES IP核的VerilogHDL設(shè)計 首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個模塊。為了能更好地與其他IP核互聯(lián)，為該IP核設(shè)計了輸入輸出控制信號，同時將其下載到FPGA中進行驗證，獲得了良好的性能。 發(fā)表于：11/19/2007 面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計 對新分組密碼算法SMS4進行了FPGA實現(xiàn)。所設(shè)計的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實時產(chǎn)生子密鑰的密鑰擴展模塊，并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運行模式，使解密吞吐率提高近一倍。實驗表明，該IP核吞吐率高且相對面積小，非常適合面積受限條件下的無線產(chǎn)品應(yīng)用。 發(fā)表于：11/19/2007 ?…609610611612613614615616617618…?
