頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 Synopsys攜手中芯國際挺進(jìn)中國移動電視市場 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程 發(fā)表于：8/29/2007 基于Blackfin531的繼電保護(hù)測試儀的設(shè)計與實現(xiàn) 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,模擬技術(shù),EDA及可編程,數(shù)據(jù)采集,儀器儀表,電力 發(fā)表于：8/29/2007 基于eCos的嵌入式精密注塑機(jī)監(jiān)控系統(tǒng)研究 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,嵌入式系統(tǒng),EDA及可編程,工業(yè)以太網(wǎng),機(jī)器視覺,安防 發(fā)表于：8/29/2007 SoC軟硬件協(xié)同驗證技術(shù)的應(yīng)用研究 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/28/2007 基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實現(xiàn) 提出了基于FPGA對IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。 發(fā)表于：8/28/2007 Cadence的新“錦囊”減少了采用功能驗證方法學(xué)的風(fēng)險和時間 新器件,站點(diǎn)首頁,芯片,EDA及可編程,其他 發(fā)表于：8/28/2007 基于DSP和DSP/BIOS的實時雷達(dá)信號采集與處理系統(tǒng) 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,EDA及可編程,數(shù)據(jù)采集,軍工,航空/航天/航海 發(fā)表于：8/27/2007 Altera第五屆全國大學(xué)教師會議在京成功舉辦 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程,要聞 發(fā)表于：8/27/2007 網(wǎng)絡(luò)處理器IP2022及其在嵌入式牌照識別系統(tǒng)中的應(yīng)用 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,嵌入式系統(tǒng),網(wǎng)絡(luò)與通信,EDA及可編程,汽車電子,交通運(yùn)輸 發(fā)表于：8/22/2007 一種基于FPGA的幀同步提取方法的研究 簡要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎(chǔ)上，提出了采用補(bǔ)碼配對相減匹配濾波法實現(xiàn)同步提取的新方法。該方法僅利用減法器和加法器，不僅使電路設(shè)計簡單，而且使電路得到極大的優(yōu)化，大大節(jié)省了PPGA內(nèi)部資源。 發(fā)表于：8/21/2007 ?…611612613614615616617618619620?
