頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于NiosⅡ软核处理器的七段数码管动态显示设计 SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip)，构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统，即在FPGA中事先植入嵌入式系统处理器，目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统，目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。第三种是基于HardCopy技术的SOPC系统，HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。 發(fā)表于：2007/12/27 Altera发售全线65-nm Cyclone III FPGA 新器件,站点首页,芯片,EDA及可编程 發(fā)表于：2007/12/24 谁赢谁输？第四季度晶圆代工厂商盘点 产业脉动,站点首页,资讯,EDA及可编程 發(fā)表于：2007/12/24 FPGA与CPLD的区别 CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。 發(fā)表于：2007/12/19 Altera公布2007年度Nios II嵌入式处理器设计大赛获奖名单 Altera公司(NASDAQ: ALTR)今天公布了Nios II嵌入式处理器年度设计大赛获奖设计团队名单。获得一等奖的包括来自北京交通大学、台湾义守大学、印度特里奇国家技术研究所(National Institute of Technology, Trichy)以及韩国仁荷/弘益航空航天大学(Inha/Hongik Korea Aerospace University)的设计团队。最近，获奖团队在Altera亚太地区不同城市举行的SOPC World 2007上展示了他们的创新设计。 發(fā)表于：2007/12/18 Stratix III FPGA性能达到了533-MHz DDR3接口标准 新器件,站点首页,芯片,EDA及可编程 發(fā)表于：2007/12/17 Cadence公司近期培训课程 人才培训,站点首页,人才,EDA及可编程 發(fā)表于：2007/12/17 全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX) ）和精确可靠时序解决方案领先提 新器件,站点首页,芯片,网络与通信,EDA及可编程 發(fā)表于：2007/12/14 Gartner认可Nios II处理器是FPGA业界最好的软核处理器 Altera公司(NASDAQ: ALTR)今天宣布，Nios II 处理器内核是FPGA业界设计启动时应用最广泛的软核处理器，市场研究公司Gartner在其最近的报告“Market Trends: ASIC Design Starts 2007”中证实了这一观点。Altera的Nios II处理器内核是可配置的32位FPGA软核微处理器，广泛应用于各种领域和最终市场，例如，固网、广播、军事、无线、汽车和消费类等。 發(fā)表于：2007/12/13 Altera新的MAX IIZ CPLD在便携式应用中实现了零功耗 新器件,站点首页,芯片,EDA及可编程,便携设备 發(fā)表于：2007/12/11 <…610611612613614615616617618619…>
