頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn) 針對319卷積編碼，提出一種Viterbi譯碼器的FPGA實現(xiàn)方案。該方案兼顧了資源消耗和譯碼效率，通過有效的時鐘和存儲介質(zhì)復(fù)用，實現(xiàn)了高速并行的譯碼功能，并利用Verilog語言在Xilinx ISE 6．2中進行了建模仿真和綜合實現(xiàn)。 發(fā)表于：9/12/2007 天津大學(xué)、美國Mentor Graphics（明導(dǎo)科技）公司、天津市科委合作諒解備忘錄簽字儀式在天津大學(xué)舉行 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：9/4/2007 美國國家航空航天局(NASA)使用NI LabVIEW FPGA來測試高科技空間望遠鏡 產(chǎn)品及解決方案,站點首頁,產(chǎn)品,EDA及可編程,數(shù)據(jù)采集,自動化軟件 發(fā)表于：9/3/2007 高速網(wǎng)路接口的高速緩存技術(shù)及其實現(xiàn) 技術(shù)論文,站點首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程,電信/網(wǎng)絡(luò)/通訊 發(fā)表于：8/30/2007 TDRSS基帶信號處理系統(tǒng)的設(shè)計與實現(xiàn) 技術(shù)論文,站點首頁,技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程,電信/網(wǎng)絡(luò)/通訊 發(fā)表于：8/30/2007 基于TMS320C6202和FPGA的紅外導(dǎo)引頭圖像處理系統(tǒng)設(shè)計 介紹了基于TMS320C6202和FPGA的紅外成像導(dǎo)引頭圖像處理系統(tǒng)的設(shè)計原理和設(shè)計要求，以及硬件調(diào)試過程。實驗表明，本系統(tǒng)能完成從背景和干擾的實時圖像中區(qū)分目標(biāo)和干擾、檢測目標(biāo)和跟蹤目標(biāo)，并將跟蹤誤差信號送至導(dǎo)引頭跟蹤回路和導(dǎo)彈制導(dǎo)回路，且始終是跟蹤目標(biāo)不受干擾，實現(xiàn)從遠到近制導(dǎo)的全過程，直至擊中目標(biāo)的功能。 發(fā)表于：8/30/2007 一種基于FPGA的雷達信號模擬方法 采用基于FPGA的DDS軟件編程方法實現(xiàn)了雷達信號的模擬，并以雷達線性調(diào)頻脈沖信號和雷達視頻信號的模擬為例，詳細分析了該方法實現(xiàn)雷達信號模擬的原理及具體過程。給出了雷達信號模擬的部分實驗結(jié)果，并與DDS專用芯片的方法進行了詳細的比較。 發(fā)表于：8/30/2007 基于FPGA的E1/VC-4數(shù)字復(fù)接器的設(shè)計與實現(xiàn) 在分析同步數(shù)字體系中2.048Mbps支路信號E1異步映射復(fù)用進VC-4的過程的基礎(chǔ)上，對系統(tǒng)中各功能模塊的設(shè)計原理進行了詳細闡述，重點討論了時鐘/使能信號產(chǎn)生電路的功能及設(shè)計。最后，完成了E1/VC-4復(fù)接電路的設(shè)計與實現(xiàn)，并基于ALTERA/EP1C6T144C8環(huán)境完成了驗證。 發(fā)表于：8/30/2007 Synopsys攜手中芯國際挺進中國移動電視市場 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：8/29/2007 基于Blackfin531的繼電保護測試儀的設(shè)計與實現(xiàn) 技術(shù)論文,站點首頁,技術(shù),MCU / DSP,模擬技術(shù),EDA及可編程,數(shù)據(jù)采集,儀器儀表,電力 發(fā)表于：8/29/2007 ?…613614615616617618619620621622?
