頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 SoC軟硬件協(xié)同驗(yàn)證技術(shù)的應(yīng)用研究 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/28/2007 基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實(shí)現(xiàn) 提出了基于FPGA對IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。 發(fā)表于：8/28/2007 Cadence的新“錦囊”減少了采用功能驗(yàn)證方法學(xué)的風(fēng)險(xiǎn)和時(shí)間 新器件,站點(diǎn)首頁,芯片,EDA及可編程,其他 發(fā)表于：8/28/2007 基于DSP和DSP/BIOS的實(shí)時(shí)雷達(dá)信號采集與處理系統(tǒng) 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,EDA及可編程,數(shù)據(jù)采集,軍工,航空/航天/航海 發(fā)表于：8/27/2007 Altera第五屆全國大學(xué)教師會(huì)議在京成功舉辦 廠商新聞,站點(diǎn)首頁,資訊,EDA及可編程,要聞 發(fā)表于：8/27/2007 網(wǎng)絡(luò)處理器IP2022及其在嵌入式牌照識別系統(tǒng)中的應(yīng)用 技術(shù)論文,站點(diǎn)首頁,技術(shù),MCU / DSP,嵌入式系統(tǒng),網(wǎng)絡(luò)與通信,EDA及可編程,汽車電子,交通運(yùn)輸 發(fā)表于：8/22/2007 一種基于FPGA的幀同步提取方法的研究 簡要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎(chǔ)上，提出了采用補(bǔ)碼配對相減匹配濾波法實(shí)現(xiàn)同步提取的新方法。該方法僅利用減法器和加法器，不僅使電路設(shè)計(jì)簡單，而且使電路得到極大的優(yōu)化，大大節(jié)省了PPGA內(nèi)部資源。 發(fā)表于：8/21/2007 一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究 簡略介紹了超聲探傷的基本原理，并在此基礎(chǔ)上提出了一種基于FPGA的A型數(shù)字式超聲系統(tǒng)的構(gòu)成方式，著重介紹了系統(tǒng)的硬件構(gòu)成。其中，基于FPCA的數(shù)字信號處理模塊從根本上解決了傳統(tǒng)A型探傷儀的采樣速度低、處理速度慢的問題。 發(fā)表于：8/21/2007 DS／FH混合擴(kuò)頻接收機(jī)解擴(kuò)及同步技術(shù)的FPGA實(shí)現(xiàn) 研究采用編碼擴(kuò)頻的DS／FH混合擴(kuò)頻接收機(jī)的核心模塊——同步及解擴(kuò)部分的FPGA實(shí)現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模PPCA芯片上，實(shí)現(xiàn)了接收機(jī)的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成，提高了捕獲速度。實(shí)驗(yàn)結(jié)果證明該方案是正確可行的。 發(fā)表于：8/21/2007 基于DSP與雙目CMOS攝像頭的數(shù)字圖像處理系統(tǒng) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁,技術(shù),EDA及可編程,多媒體,數(shù)據(jù)采集 發(fā)表于：8/20/2007 ?…612613614615616617618619620621?
