伊人久久大香线蕉av桃,欧美一区二区午夜精品

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

Actel增強用于xTCA平臺管理應(yīng)用的Fusion混合信號FPGA IP產(chǎn)品系列

愛特公司(Actel Corporation)宣布推出與其子公司Pigeon Point Systems攜手開發(fā)的硬件平臺管理應(yīng)用的IP內(nèi)核增強組件。全新的增強內(nèi)核使Actel Fusion混合信號FPGA更適合用于平臺管理應(yīng)用，尤其是獲Pigeon Point市場主導(dǎo)的板級管理參考設(shè)計 (Board Management Reference, BMR) 系列支持的xTCA應(yīng)用。

發(fā)表于：11/30/2009

基于FPGA的線陣CCD驅(qū)動時序發(fā)生器設(shè)計

在分析TOSHIBA公司的TCD1702C型線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，結(jié)合現(xiàn)場可編程門陣列FPGA器件和VHDL硬件描述語言，采用Quartus Ⅱ 3.0軟件平臺與仿真環(huán)境，設(shè)計了可調(diào)節(jié)曝光時間的CCD驅(qū)動時序發(fā)生器，并闡述了其邏輯設(shè)計原理。

發(fā)表于：11/27/2009

風(fēng)標電子Flasher ARM簡介

Flasher ARM 主要是為了針對微處理器片上或是外部Flash和ARM內(nèi)核的編程工具。為燒寫Flash目標而設(shè)計了J-Flash 和 Stan-alone。另外Flasher ARM具有所有J-Link的功能。Flasher ARM是通過USB或是RS232串口連接PC?？蛇\行在Microsoft Windows 2000, Windows XP, Windows 2003 or Windows Vista，內(nèi)嵌入標準的20-pin JTAG連接器。

發(fā)表于：11/26/2009

Spansion MirrorBit® 閃存現(xiàn)可作為經(jīng)Xilinx Spartan®-6 FPGA驗證的配置解決方案提供

Spansion公司今天宣布：其MirrorBit® 閃存現(xiàn)已可作為經(jīng)賽靈思（Xilinx）Spartan®-6 FPGA系列驗證的配置解決方案提供。Spansion提供了一個MirrorBit Multi-I/O閃存附加模塊，它與賽靈思的Spartan-6評估和開發(fā)工具兼容，使得設(shè)計人員能夠便捷地評估和測試各種配置選項。這些組合的解決方案可以通過Avnet Electronics Marketing獲取，可用于開發(fā)一系列消費類、信息娛樂、視頻和其它對成本和功耗敏感的應(yīng)用。

發(fā)表于：11/25/2009

基于SoPC的實時邊緣檢測系統(tǒng)研究

一種基于SoPC嵌入式單片解決方案的實時邊緣檢測系統(tǒng)，利用FPGA片上邏輯資源實現(xiàn)了對640×512大小的動態(tài)8 bit灰度圖像的實時邊緣檢測運算，并利用片內(nèi)NiosⅡ處理器對系統(tǒng)進行控制。分析了系統(tǒng)組成、工作原理、性能數(shù)據(jù)處理算法及實現(xiàn)過程。

發(fā)表于：11/24/2009

基于XPLD的便攜式數(shù)字顯微鏡設(shè)計

分析了目前市面上常見的數(shù)字顯微鏡設(shè)計方案的利弊，提出在嵌入式平臺上設(shè)計數(shù)字顯微鏡具有成本和性能優(yōu)勢。詳細闡述了利用XPLD芯片配合大容量的DDR SDRAM實現(xiàn)數(shù)字顯微鏡的方案。具體分析了設(shè)計中通過定制DDR控制器解決大容量存儲器和建立隨機存儲緩沖區(qū)的方法。

發(fā)表于：11/23/2009

基于SoPC的視頻監(jiān)視器千兆網(wǎng)顯示接口設(shè)計

應(yīng)用SoPC和千兆以太網(wǎng)技術(shù)設(shè)計實現(xiàn)了視頻監(jiān)視器的千兆網(wǎng)顯示接口。通過該接口視頻監(jiān)視器可以完成數(shù)字視頻信號的遠程接收和顯示。該設(shè)計利用Altera SoPC解決方案，將主要模塊集成在一片F(xiàn)PGA上，可以快速構(gòu)建千兆以太網(wǎng)系統(tǒng)，提高系統(tǒng)的集成度與穩(wěn)定性。在數(shù)字遠程視頻傳輸上，該設(shè)計充分利用了千兆網(wǎng)的特性，對比其他數(shù)字視頻傳輸方法，具有高速率、低成本以及分組數(shù)據(jù)的優(yōu)勢。

發(fā)表于：11/19/2009

基于FPGA的單邊帶調(diào)制解調(diào)系統(tǒng)

單邊帶通信是目前應(yīng)用比較廣泛并具有占用較窄頻帶特點的一種通信方法。本文著重介紹單邊帶調(diào)制解調(diào)技術(shù)，采用DSP Builder設(shè)計流程，結(jié)合Modelsim對Signal Compiler生成的test bench文件進行仿真，在QuartusII環(huán)境下編譯生成VHDL語言，組建工程，下載至硬件，利用Signal Tap II Logic Analyzer觀察硬件輸出波形。

發(fā)表于：11/19/2009

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內(nèi)核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化，并得到了Quartus® II 軟件 v9.1 的支持。

發(fā)表于：11/18/2009

用CPLD芯片實現(xiàn)快速Reed-Solomon編碼器設(shè)計

在分析有限域運算的基礎(chǔ)上，設(shè)計了能糾正1個符號內(nèi)4位錯誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時序仿真，并用XC9572PC84可編程邏輯芯片實現(xiàn)了該電路設(shè)計。

發(fā)表于：11/16/2009