123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

風(fēng)標(biāo)電子Flasher ARM簡(jiǎn)介

Flasher ARM 主要是為了針對(duì)微處理器片上或是外部Flash和ARM內(nèi)核的編程工具。為燒寫Flash目標(biāo)而設(shè)計(jì)了J-Flash 和 Stan-alone。另外Flasher ARM具有所有J-Link的功能。Flasher ARM是通過USB或是RS232串口連接PC?？蛇\(yùn)行在Microsoft Windows 2000, Windows XP, Windows 2003 or Windows Vista，內(nèi)嵌入標(biāo)準(zhǔn)的20-pin JTAG連接器。

發(fā)表于：11/26/2009

Spansion MirrorBit® 閃存現(xiàn)可作為經(jīng)Xilinx Spartan®-6 FPGA驗(yàn)證的配置解決方案提供

Spansion公司今天宣布：其MirrorBit® 閃存現(xiàn)已可作為經(jīng)賽靈思（Xilinx）Spartan®-6 FPGA系列驗(yàn)證的配置解決方案提供。Spansion提供了一個(gè)MirrorBit Multi-I/O閃存附加模塊，它與賽靈思的Spartan-6評(píng)估和開發(fā)工具兼容，使得設(shè)計(jì)人員能夠便捷地評(píng)估和測(cè)試各種配置選項(xiàng)。這些組合的解決方案可以通過Avnet Electronics Marketing獲取，可用于開發(fā)一系列消費(fèi)類、信息娛樂、視頻和其它對(duì)成本和功耗敏感的應(yīng)用。

發(fā)表于：11/25/2009

基于SoPC的實(shí)時(shí)邊緣檢測(cè)系統(tǒng)研究

一種基于SoPC嵌入式單片解決方案的實(shí)時(shí)邊緣檢測(cè)系統(tǒng)，利用FPGA片上邏輯資源實(shí)現(xiàn)了對(duì)640×512大小的動(dòng)態(tài)8 bit灰度圖像的實(shí)時(shí)邊緣檢測(cè)運(yùn)算，并利用片內(nèi)NiosⅡ處理器對(duì)系統(tǒng)進(jìn)行控制。分析了系統(tǒng)組成、工作原理、性能數(shù)據(jù)處理算法及實(shí)現(xiàn)過程。

發(fā)表于：11/24/2009

基于XPLD的便攜式數(shù)字顯微鏡設(shè)計(jì)

分析了目前市面上常見的數(shù)字顯微鏡設(shè)計(jì)方案的利弊，提出在嵌入式平臺(tái)上設(shè)計(jì)數(shù)字顯微鏡具有成本和性能優(yōu)勢(shì)。詳細(xì)闡述了利用XPLD芯片配合大容量的DDR SDRAM實(shí)現(xiàn)數(shù)字顯微鏡的方案。具體分析了設(shè)計(jì)中通過定制DDR控制器解決大容量存儲(chǔ)器和建立隨機(jī)存儲(chǔ)緩沖區(qū)的方法。

發(fā)表于：11/23/2009

基于SoPC的視頻監(jiān)視器千兆網(wǎng)顯示接口設(shè)計(jì)

應(yīng)用SoPC和千兆以太網(wǎng)技術(shù)設(shè)計(jì)實(shí)現(xiàn)了視頻監(jiān)視器的千兆網(wǎng)顯示接口。通過該接口視頻監(jiān)視器可以完成數(shù)字視頻信號(hào)的遠(yuǎn)程接收和顯示。該設(shè)計(jì)利用Altera SoPC解決方案，將主要模塊集成在一片F(xiàn)PGA上，可以快速構(gòu)建千兆以太網(wǎng)系統(tǒng)，提高系統(tǒng)的集成度與穩(wěn)定性。在數(shù)字遠(yuǎn)程視頻傳輸上，該設(shè)計(jì)充分利用了千兆網(wǎng)的特性，對(duì)比其他數(shù)字視頻傳輸方法，具有高速率、低成本以及分組數(shù)據(jù)的優(yōu)勢(shì)。

發(fā)表于：11/19/2009

基于FPGA的單邊帶調(diào)制解調(diào)系統(tǒng)

單邊帶通信是目前應(yīng)用比較廣泛并具有占用較窄頻帶特點(diǎn)的一種通信方法。本文著重介紹單邊帶調(diào)制解調(diào)技術(shù)，采用DSP Builder設(shè)計(jì)流程，結(jié)合Modelsim對(duì)Signal Compiler生成的test bench文件進(jìn)行仿真，在QuartusII環(huán)境下編譯生成VHDL語(yǔ)言，組建工程，下載至硬件，利用Signal Tap II Logic Analyzer觀察硬件輸出波形。

發(fā)表于：11/19/2009

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識(shí)產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場(chǎng)日益增長(zhǎng)的帶寬和可靠性需求。該 IP 內(nèi)核專門針對(duì)擁有多個(gè)嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化，并得到了Quartus® II 軟件 v9.1 的支持。

發(fā)表于：11/18/2009

用CPLD芯片實(shí)現(xiàn)快速Reed-Solomon編碼器設(shè)計(jì)

在分析有限域運(yùn)算的基礎(chǔ)上，設(shè)計(jì)了能糾正1個(gè)符號(hào)內(nèi)4位錯(cuò)誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計(jì)環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時(shí)序仿真，并用XC9572PC84可編程邏輯芯片實(shí)現(xiàn)了該電路設(shè)計(jì)。

發(fā)表于：11/16/2009

賽靈思目標(biāo)設(shè)計(jì)平臺(tái)再獲電子行業(yè)大獎(jiǎng)

在“2009年度影響中國(guó)的嵌入式系統(tǒng)技術(shù)獎(jiǎng)”評(píng)選中授予賽靈思目標(biāo)設(shè)計(jì)平臺(tái)“最佳新興理念獎(jiǎng)”，對(duì)目標(biāo)設(shè)計(jì)平臺(tái)給設(shè)計(jì)師帶來的巨大價(jià)值表示高度認(rèn)可.

發(fā)表于：11/13/2009

Altera發(fā)布Quartus II軟件9.1，延續(xù)了2到3倍的編譯時(shí)間優(yōu)勢(shì)

Altera公司 (NASDAQ: ALTR)近日宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時(shí)間縮短了20％，編譯時(shí)間比競(jìng)爭(zhēng)高密度40-nm和65-nm設(shè)計(jì)仍然快2到3倍。軟件新特性是快速重新編譯，對(duì)于較小的設(shè)計(jì)改動(dòng)，這一特性大大縮短了編譯時(shí)間，而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。

發(fā)表于：11/13/2009