久久免费国产AⅤ网,最近中文国语字幕在线播放视频

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于SoPC的視頻監(jiān)視器千兆網(wǎng)顯示接口設(shè)計

應(yīng)用SoPC和千兆以太網(wǎng)技術(shù)設(shè)計實現(xiàn)了視頻監(jiān)視器的千兆網(wǎng)顯示接口。通過該接口視頻監(jiān)視器可以完成數(shù)字視頻信號的遠程接收和顯示。該設(shè)計利用Altera SoPC解決方案，將主要模塊集成在一片F(xiàn)PGA上，可以快速構(gòu)建千兆以太網(wǎng)系統(tǒng)，提高系統(tǒng)的集成度與穩(wěn)定性。在數(shù)字遠程視頻傳輸上，該設(shè)計充分利用了千兆網(wǎng)的特性，對比其他數(shù)字視頻傳輸方法，具有高速率、低成本以及分組數(shù)據(jù)的優(yōu)勢。

發(fā)表于：11/19/2009

基于FPGA的單邊帶調(diào)制解調(diào)系統(tǒng)

單邊帶通信是目前應(yīng)用比較廣泛并具有占用較窄頻帶特點的一種通信方法。本文著重介紹單邊帶調(diào)制解調(diào)技術(shù)，采用DSP Builder設(shè)計流程，結(jié)合Modelsim對Signal Compiler生成的test bench文件進行仿真，在QuartusII環(huán)境下編譯生成VHDL語言，組建工程，下載至硬件，利用Signal Tap II Logic Analyzer觀察硬件輸出波形。

發(fā)表于：11/19/2009

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達四條通道，每條通道速率為 5.0 GBaud，從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內(nèi)核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化，并得到了Quartus® II 軟件 v9.1 的支持。

發(fā)表于：11/18/2009

用CPLD芯片實現(xiàn)快速Reed-Solomon編碼器設(shè)計

在分析有限域運算的基礎(chǔ)上，設(shè)計了能糾正1個符號內(nèi)4位錯誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時序仿真，并用XC9572PC84可編程邏輯芯片實現(xiàn)了該電路設(shè)計。

發(fā)表于：11/16/2009

賽靈思目標設(shè)計平臺再獲電子行業(yè)大獎

在“2009年度影響中國的嵌入式系統(tǒng)技術(shù)獎”評選中授予賽靈思目標設(shè)計平臺“最佳新興理念獎”，對目標設(shè)計平臺給設(shè)計師帶來的巨大價值表示高度認可.

發(fā)表于：11/13/2009

Altera發(fā)布Quartus II軟件9.1，延續(xù)了2到3倍的編譯時間優(yōu)勢

Altera公司 (NASDAQ: ALTR)近日宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強功能將編譯時間縮短了20％，編譯時間比競爭高密度40-nm和65-nm設(shè)計仍然快2到3倍。軟件新特性是快速重新編譯，對于較小的設(shè)計改動，這一特性大大縮短了編譯時間，而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。

發(fā)表于：11/13/2009

Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列

Altera公司(NASDAQ: ALTR)拓展其成功的Cyclone® FPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢，于今天發(fā)布Cyclone IV FPGA新系列。在移動視頻、語音和數(shù)據(jù)訪問以及高質(zhì)量3D圖像對低成本帶寬需求的推動下，Cyclone IV FPGA系列增加了對主流串行協(xié)議的支持，不但實現(xiàn)了低成本和低功耗，而且還提供豐富的邏輯、存儲器和DSP功能。

發(fā)表于：11/13/2009

可編程邏輯：換個方式理解中國創(chuàng)造

Xilinx亞太區(qū)市場總監(jiān)張宇清認為只要是國內(nèi)工程師自主的產(chǎn)品設(shè)計、IP和開發(fā)資源都應(yīng)歸結(jié)于中國的創(chuàng)新。

發(fā)表于：11/13/2009

基于DSP Builder的星座映射與解映射器設(shè)計

提出了一種基于中國地面數(shù)字電視廣播傳輸標準的星座映射與解映射器的設(shè)計方法。使用DSP Builder的各種模塊搭建系統(tǒng)，并利用Signal Compiler生成HDL工程。在完成對所生成工程的優(yōu)化后，進行相關(guān)軟硬件仿真驗證。實現(xiàn)了32QAM、16QAM星座映射器與解映射器的設(shè)計、仿真，并在利用DSP Builder進行DSP系統(tǒng)開發(fā)方面進行了深入的探索。

發(fā)表于：11/12/2009

宏力半導(dǎo)體閃耀亮相IC China 2009

上海宏力半導(dǎo)體制造有限公司(宏力半導(dǎo)體)，中國半導(dǎo)體制造業(yè)領(lǐng)先企業(yè)之一，繼9月初在上?？偛颗e辦了首屆技術(shù)論壇之后，10月22-24日參加了在蘇州國際博覽中心舉行的，由中國半導(dǎo)體行業(yè)協(xié)會主辦的第七屆中國國際集成電路博覽會暨高峰論壇。

發(fā)表于：11/10/2009