《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > 萊迪思推出適用于SERDES 和視頻時(shí)鐘分配的開發(fā)平臺(tái)

萊迪思推出適用于SERDES 和視頻時(shí)鐘分配的開發(fā)平臺(tái)

新款評(píng)估板用以演示超低抖動(dòng)、低成本差分時(shí)鐘IC
2009-12-15
作者:萊迪思
</a>萊迪思" title="萊迪思">萊迪思" title="萊迪思">萊迪思半導(dǎo)體公司( NASDAQ LSCC)今日發(fā)布ispClock™ 5400D 可編程時(shí)鐘器件的評(píng)估板,價(jià)格為169美元。這款新的評(píng)估板是適用于ispClock5400D差分時(shí)鐘分配器件的評(píng)估和設(shè)計(jì)的易于使用的開發(fā)平臺(tái)。該款評(píng)估板還可以用于查看5400D器件的性能和在系統(tǒng)編程,或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評(píng)估板的副板或時(shí)鐘源。

 

通常,只有帶有LVDSLVPECL接口的價(jià)格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時(shí)鐘源。而現(xiàn)在ispClock5400D器件提供超低抖動(dòng)差分時(shí)鐘輸出,可以用來驅(qū)動(dòng)FPGA、ASSPASIC的通用時(shí)鐘源以及SERDES參考時(shí)鐘源。該評(píng)估板演示了如何將低成本的CMOS振蕩器連接到ispClock5400D器件,為XAUI應(yīng)用或270 MHz SDI視頻應(yīng)用產(chǎn)生高質(zhì)量的時(shí)鐘。

 

萊迪思混合信號(hào)器件產(chǎn)品經(jīng)理Shyam Chandra 表示:“新款評(píng)估板為使用ispClock5400D器件實(shí)現(xiàn)差分時(shí)鐘提供了一個(gè)優(yōu)異的開發(fā)平臺(tái)。該平臺(tái)提供了一種快速接口到測(cè)試設(shè)備平臺(tái)的方法,以確保5400D系列較低的周期和相位抖動(dòng)性能。傳統(tǒng)的時(shí)鐘分配IC并不能很好地解決電路板上有關(guān)時(shí)序問題的設(shè)計(jì)挑戰(zhàn);事實(shí)上,在許多情況下,解決時(shí)序問題需要重新進(jìn)行電路板布局和生產(chǎn)。我們的新款評(píng)估板展示了ispClock5400D器件相偏控制的靈活性,其成本遠(yuǎn)低于傳統(tǒng)的時(shí)鐘分配IC。”

 

關(guān)于ispClock5400D評(píng)估板

 

ispClock5400D評(píng)估板是一個(gè)多功能、易于使用的硬件開發(fā)平臺(tái),適用于ispClock可編程時(shí)鐘器件的評(píng)估和設(shè)計(jì)。該平臺(tái)基于一塊6" x 4"評(píng)估板,帶有48引腳無鉛QFNS封裝的ispClock 5406D器件、SMA連接口、晶體振蕩器電路以及用于JTAG、I2C總線和測(cè)試的擴(kuò)展插頭。該套件包括預(yù)先配置的ispClock5400D演示設(shè)計(jì),用以演示器件的低抖動(dòng)性能和時(shí)間偏移/相位偏移輸出控制。該板使用開關(guān)和按鈕進(jìn)行控制。還提供一個(gè)引腳來訪問ispClock5406D器件的I2C總線接口

 

用戶可使用PAC-Designer®ispVM™軟件擴(kuò)展或修改預(yù)先配置的演示設(shè)計(jì)。ispClock系列的設(shè)計(jì)軟件PAC-Designer可從萊迪思網(wǎng)站免費(fèi)下載,www.latticesemi.com/products/designsoftware/pacdesigner

 

定價(jià)和供貨情況

 

ispClock5400D評(píng)估板的價(jià)格為169美元。該板可即刻通過萊迪思網(wǎng)上商店www.latticesemi.com/store或萊迪思授權(quán)的代理商www.latticesemi.com/sales進(jìn)行購買。所有ispClock5400DLatticeECP3器件已完全符合量產(chǎn)標(biāo)準(zhǔn),并開始接受批量訂貨。

 

更多有關(guān)ispClock5400D評(píng)估板的信息,請(qǐng)?jiān)L問www.latticesemi.com/5400D_board

 

關(guān)于ispClock可編程時(shí)鐘器件

 

ispClock5400D器件系列具有在系統(tǒng)可編程差分時(shí)鐘分配以及全面的可編程特性,用戶能夠基于分頻器和PLL功能編程產(chǎn)生不同頻率。其它的功能有:多個(gè)差分I / O口,支持多種標(biāo)準(zhǔn)并且同時(shí)保持高性能系統(tǒng)所需的低抖動(dòng)特性。ispClock5400D系列支持用于多種可編程差分輸入?yún)⒖?span lang="EN-US">/反饋標(biāo)準(zhǔn)的差分輸出驅(qū)動(dòng)器,這些標(biāo)準(zhǔn)包括:LVDSLVPECLHSTL、SSTLHCSL。還包括片上可編程終端和一個(gè)時(shí)鐘A/B選擇多路開關(guān)、可編程時(shí)間偏移、可編程相偏和各種可編程輸出使能功能。通過I2C,用戶可以訪問幾乎所有的ispClock5400D可編程功能。

 

ispClock5400D保持極低的抖動(dòng):

 

超低周期-周期抖動(dòng)(29ps峰-峰)

超低的周期抖動(dòng)(2.5ps

低輸出至輸出相偏(<75ps

 

更多有關(guān)萊迪思ispClock器件系列的信息,請(qǐng)?jiān)L問www.latticesemi.com/products/ispclock

 

關(guān)于LatticeECP3 FPGA

 

低功耗、高價(jià)值第三代LatticeECP3系列業(yè)界擁有SERDES功能FPGA器件中,具有最低功耗和價(jià)格的產(chǎn)品系列。LatticeECP3 FPGA系列提供多協(xié)議的兼容XAUI抖動(dòng)3.2G SERDESDDR3存儲(chǔ)器接口、強(qiáng)大的DSP功能高密度的片上存儲(chǔ)器以及多達(dá)149KLUT,所有器件功耗和價(jià)格只有同類擁有SERDES功能的FPGA的一半更多有關(guān)LatticeECP3 FPGA系列的信息,請(qǐng)?jiān)L問www.latticesemi.com/products/fpga/ecp3

 

關(guān)于萊迪思半導(dǎo)體公司

萊迪思半導(dǎo)體公司提供創(chuàng)新的 FPGA、PLD、可編程電源管理 時(shí)鐘管理解決方案。要了解更詳細(xì)的信息,請(qǐng)?jiān)L問www.latticesemi.com 

#  #  #

Lattice Semiconductor CorporationLattice(及其設(shè)計(jì)圖案)、L(及其設(shè)計(jì)圖案)、LatticeECP3及特定的產(chǎn)品名稱均為萊迪思半導(dǎo)體公司或其在美國(guó)和/或其它國(guó)家的子公司的注冊(cè)商標(biāo)或商標(biāo)。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。