頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 Vivado中FFT IP核的使用 FFT（快速傅里葉變換）作為數(shù)字信號處理的核心算法具有重要的研究價(jià)值，可應(yīng)用于傅里葉變換所能涉及的任何領(lǐng)域，如圖像處理、音頻編碼、頻譜分析、雷達(dá)信號脈沖壓縮等數(shù)字信號處理領(lǐng)域。FFT的鮮明特征之一是計(jì)算離散傅里葉變換（DFT）的高效算法，把計(jì)算N點(diǎn)DFT的乘法運(yùn)算量從N2次降低到N/2*log2N次。而采用FPGA實(shí)現(xiàn)FFT的緣由在于：FPGA具有并行處理、流水線處理、易編程、片上資源豐富等方面特點(diǎn)，用于實(shí)現(xiàn)高速、大點(diǎn)數(shù)的FFT優(yōu)勢明顯。 發(fā)表于：9/7/2022 FPGA教學(xué)——詳解FPGA如何實(shí)現(xiàn)FP16格式點(diǎn)積級聯(lián)運(yùn)算 通過使用Achronix Speedster7t FPGA中的機(jī)器學(xué)習(xí)加速器MLP72，開發(fā)人員可以輕松選擇浮點(diǎn)/定點(diǎn)格式和多種位寬，或快速應(yīng)用塊浮點(diǎn)，并通過內(nèi)部級聯(lián)可以達(dá)到理想性能。 發(fā)表于：9/6/2022 FPGA教學(xué)——移位寄存器（左移、右移、雙向）的Verilog實(shí)現(xiàn) 移位寄存器（左移、右移、雙向）的Verilog實(shí)現(xiàn) 移位寄存器的功能和電路形式較多，按移位方向分有左移、右移、和雙向移位寄存器；按接收數(shù)據(jù)方式分為串行輸入和并行輸入；按輸出方向分為串行輸出和并行輸出。 發(fā)表于：9/6/2022 教學(xué)：secure boot (一)FIT Image secure boot 和FIT Image是前段時(shí)間接觸到的，其實(shí)早就該總結(jié)下了，奈何懶癌犯了，拖了好久才寫出來。 發(fā)表于：9/5/2022 FPGA教學(xué)——串口上位機(jī)模擬OLED屏 這是FPGA之旅設(shè)計(jì)的第十例啦，在上一例中，已經(jīng)成功驅(qū)動(dòng)了OLED屏幕，本例將結(jié)合上一例，以及第四例多bytes串口通信做一個(gè)有趣的例程。 發(fā)表于：9/5/2022 Linux教學(xué)——Linux命令lsscsi詳解 想要弄明白lsscsi命令，首先我們必須搞清楚什么是SCSI，以及常見的硬盤接口，常用的硬盤參數(shù)。 發(fā)表于：9/2/2022 Linux教學(xué)——如何在 Ubuntu 20.04 上安裝 Lighttpd、PHP 和 MariaDB Lighttpd，也稱為 Lighty，是一個(gè)占用空間小的開源 Web 服務(wù)器，當(dāng)與 PHP 和 MySQL 或 MariaDB 一起安裝時(shí)，它可以可靠地為數(shù)百萬個(gè)連接提供服務(wù)。Lighty 還有許多擴(kuò)展其功能的模塊。 發(fā)表于：9/2/2022 “扯淡的 DevOps，我們開發(fā)者根本不想做運(yùn)維！” “誰構(gòu)建、誰運(yùn)行”的口號讓開發(fā)者們倍感壓力，但另一方面，運(yùn)維團(tuán)隊(duì)的日子也不好過。那么，這場席卷全球的開發(fā)與運(yùn)維融合浪潮會(huì)不會(huì)黯然退場？ 根據(jù)外媒記者 Scott Carey 的觀察，眾多開發(fā)者紛紛表示“苦 DevOps 久矣”。我們將 Carey 記錄的文章在不改變愿意的基礎(chǔ)上進(jìn)行了編譯，以饗讀者。本文謹(jǐn)代表作者個(gè)人觀點(diǎn)，不代表 InfoQ 立場。面對爭議問題，希望大家理智討論。 發(fā)表于：9/2/2022 Linux 5.19 正式發(fā)布！這次用的竟然是 MacBook..... Linus Torvalds于7月31日晚發(fā)布了Linux Kernel 5.19穩(wěn)定版。 與大多數(shù)內(nèi)核周期一樣，Linux 5.19是另一個(gè)大周期，除了錯(cuò)誤Bug和安全修復(fù)，它帶來了更多優(yōu)化——改進(jìn)的硬件支持和若干新功能。 發(fā)表于：9/2/2022 FPGA教學(xué)——用硬件思維描述HLS設(shè)計(jì) 圖片ESL (Electronic System Level)設(shè)計(jì)理念最早可追溯至2001年，其核心思想是通過高層次語言如C/C++或圖形設(shè)計(jì)工具描述或搭建系統(tǒng)行為并對其進(jìn)行仿真驗(yàn)證。于是，就形成了兩個(gè)分支。分支一是從高層次語言角度出發(fā)，對應(yīng)產(chǎn)生了如Xilinx Vitis HLS (High Level Synthesis)工具；分支二是從模塊化設(shè)計(jì)角度出發(fā)，對應(yīng)產(chǎn)生了如Mathworks的HDL Coder、Xilinx的Vitis Model Composer等工具。這些工具在其適用的場合可有效加速設(shè)計(jì)開發(fā)的進(jìn)度，縮短開發(fā)周期。 發(fā)表于：9/2/2022 ?…13141516171819202122…?
