《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 其他 > Linux教學(xué)——15張圖詳解四線制SPI通訊

Linux教學(xué)——15張圖詳解四線制SPI通訊

2022-10-21
作者:電子技術(shù)應(yīng)用專欄作家 一口Linux
來源:電子技術(shù)應(yīng)用專欄作家 一口Linux
關(guān)鍵詞: SPI通訊 Linux

  1 指針變量的基本操作基本操作

  外設(shè)接口(SPI)是微控制器和外圍 IC(如傳感器、ADC、DAC、 移位寄存器、SRAM等)之間使用最廣泛的接口之一。

  SPI 是一種同步、全雙工、主從式接口。來自主機(jī)或從機(jī)的數(shù)據(jù)在時鐘上升沿或下降沿同步。主機(jī)和從機(jī)可以同時傳輸數(shù)據(jù)。SPI 接口可以是3線式或4線式。本文重點(diǎn)介紹常用的4線SPI接口。

  1 接 口

  4 線 SPI 器件有四個信號:

  時鐘(SPICLK,SCLK)

  片選(CS)主機(jī)輸出

  從機(jī)輸入(MOSI)主機(jī)輸入

  從機(jī)輸出(MISO)

  產(chǎn)生時鐘信號的器件稱為主機(jī)。主機(jī)和從機(jī)之間傳輸?shù)臄?shù)據(jù)與主機(jī)產(chǎn)生的時鐘同步。同I2C接口相比,SPI器件支持更高的時鐘頻率。用戶應(yīng)查閱產(chǎn)品數(shù)據(jù)手冊以了解SPI接口的時鐘頻率規(guī)格。

  SPI接口只能有一個主機(jī),但可以有一個或多個從機(jī)。圖1顯示了主機(jī)和從機(jī)之間的SPI連接。

  微信截圖_20221021144831.png

  圖1. 含主機(jī)和從機(jī)的SPI配置

  來自主機(jī)的片選信號用于選擇從機(jī)。這通常是一個低電平有效信號,拉高時從機(jī)與SPI總線斷開連接。當(dāng)使用多個從機(jī)時,主機(jī)需要為每個從機(jī)提供單獨(dú)的片選信號。本文中的片選信號始終是低電平有效信號。

  MOSI和MISO是數(shù)據(jù)線。MOSI將數(shù)據(jù)從主機(jī)發(fā)送到從機(jī),MISO將數(shù)據(jù)從從機(jī)發(fā)送到主機(jī)。

  2  數(shù)據(jù)傳輸

  要開始SPI通信,主機(jī)必須發(fā)送時鐘信號,并通過使能CS信號選擇從機(jī)。片選通常是低電平有效信號。因此,主機(jī)必須在該信號上發(fā)送邏輯0以選擇從機(jī)。

  SPI是全雙工接口,主機(jī)和從機(jī)可以分別通過MOSI和MISO線路同時發(fā)送數(shù)據(jù)。在SPI通信期間,數(shù)據(jù)的發(fā)送(串行移出到MOSI/SDO總線上)和接收(采樣或讀入總線(MISO/SDI)上的數(shù)據(jù))同時進(jìn)行。串行時鐘沿同步數(shù)據(jù)的移位和采樣。

  SPI接口允許用戶靈活選擇時鐘的上升沿或下降沿來采樣和/或移位數(shù)據(jù)。欲確定使用SPI接口傳輸?shù)臄?shù)據(jù)位數(shù),請參閱器件數(shù)據(jù)手冊。

  3  時鐘極性和時鐘相位

  在SPI中,主機(jī)可以選擇時鐘極性和時鐘相位。在空閑狀態(tài)期間,CPOL位設(shè)置時鐘信號的極性??臻e狀態(tài)是指傳輸開始時CS為高電平且在向低電平轉(zhuǎn)變的期間,以及傳輸結(jié)束時CS為低電平且在向高電平轉(zhuǎn)變的期間。CPHA位選擇時鐘相位。

  根據(jù)CPHA位的狀態(tài),使用時鐘上升沿或下降沿來采樣和/或移位數(shù)據(jù)。主機(jī)必須根據(jù)從機(jī)的要求選擇時鐘極性和時鐘相位。根據(jù)CPOL和CPHA位的選擇,有四種SPI模式可用。表1顯示了這4種SPI模式。

  微信截圖_20221021144906.png

  表1.通過CPOL和CPHA選擇SPI模式

  圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中,數(shù)據(jù)顯示在MOSI和MISO線上。傳輸?shù)拈_始和結(jié)束用綠色虛線表示,采樣邊沿用橙色虛線表示,移位邊沿用藍(lán)色虛線表示。請注意,這些圖形僅供參考。要成功進(jìn)行SPI通信,用戶須參閱產(chǎn)品數(shù)據(jù)手冊并確保滿足器件的時序規(guī)格。

  微信截圖_20221021144938.png

  圖2. SPI模式0,CPOL = 0,CPHA = 0:CLK空閑狀態(tài) = 低電平,數(shù)據(jù)在上升沿采樣,并在下降沿移出

  圖3給出了SPI模式1的時序圖。在此模式下,時鐘極性為0,表示時鐘信號的空閑狀態(tài)為低電平。此模式下的時鐘相位為1,表示數(shù)據(jù)在下降沿采樣(由橙色虛線顯示),并且數(shù)據(jù)在時鐘信號的上升沿移出(由藍(lán)色虛線顯示)。

  微信截圖_20221021145040.png

  圖4給出了SPI模式2的時序圖。在此模式下,時鐘極性為1,表示時鐘信號的空閑狀態(tài)為高電平。此模式下的時鐘相位為1,表示數(shù)據(jù)在下降沿采樣(由橙色虛線顯示),并且數(shù)據(jù)在時鐘信號的上升沿移出(由藍(lán)色虛線顯示)。

 微信截圖_20221021145055.png

  圖5. SPI模式3,CPOL = 1,CPHA = 0:CLK空閑狀態(tài) = 高電平,數(shù)據(jù)在上升沿采樣,并在下降沿移出

  圖5給出了SPI模式3的時序圖。在此模式下,時鐘極性為1,表示時鐘信號的空閑狀態(tài)為高電平。此模式下的時鐘相位為0,表示數(shù)據(jù)在上升沿采樣(由橙色虛線顯示),并且數(shù)據(jù)在時鐘信號的下降沿移出(由藍(lán)色虛線顯示)。

  4  多從機(jī)配置

  多個從機(jī)可與單個SPI主機(jī)一起使用。從機(jī)可以采用常規(guī)模式連接,或采用菊花鏈模式連接。

  常規(guī)SPI模式

  在常規(guī)模式下,主機(jī)需要為每個從機(jī)提供單獨(dú)的片選信號。一旦主機(jī)使能(拉低)片選信號,MOSI/MISO線上的時鐘和數(shù)據(jù)便可用于所選的從機(jī)。如果使能多個片選信號,則MISO線上的數(shù)據(jù)會被破壞,因?yàn)橹鳈C(jī)無法識別哪個從機(jī)正在傳輸數(shù)據(jù)。

  從圖6可以看出,隨著從機(jī)數(shù)量的增加,來自主機(jī)的片選線的數(shù)量也增加。這會快速增加主機(jī)需要提供的輸入和輸出數(shù)量,并限制可以使用的從機(jī)數(shù)量。可以使用其他技術(shù)來增加常規(guī)模式下的從機(jī)數(shù)量,例如使用多路復(fù)用器產(chǎn)生片選信號。


微信截圖_20221021145127.png

  菊花鏈模式

  在菊花鏈模式下,所有從機(jī)的片選信號連接在一起,數(shù)據(jù)從一個從機(jī)傳播到下一個從機(jī)。在此配置中,所有從機(jī)同時接收同一SPI時鐘。來自主機(jī)的數(shù)據(jù)直接送到第一個從機(jī),該從機(jī)將數(shù)據(jù)提供給下一個從機(jī),依此類推。

  使用該方法時,由于數(shù)據(jù)是從一個從機(jī)傳播到下一個從機(jī),所以傳輸數(shù)據(jù)所需的時鐘周期數(shù)與菊花鏈中的從機(jī)位置成比例。例如在圖7所示的8位系統(tǒng)中,為使第3個從機(jī)能夠獲得數(shù)據(jù),需要24個時鐘脈沖,而常規(guī)SPI模式下只需8個時鐘脈沖。

微信截圖_20221021145154.png

  圖8顯示了時鐘周期和通過菊花鏈的數(shù)據(jù)傳播。并非所有SPI器件都支持菊花鏈模式。請參閱產(chǎn)品數(shù)據(jù)手冊以確認(rèn)菊花鏈?zhǔn)欠窨捎谩?/p>

微信截圖_20221021145212.png

  ADI 支持 SPI 的模擬開關(guān)與多路轉(zhuǎn)換器

  ADI公司最新一代支持SPI的開關(guān)可在不影響精密開關(guān)性能的情況下顯著節(jié)省空間。本文的這一部分將討論一個案例研究,說明支持SPI的開關(guān)或多路復(fù)用器如何能夠大大簡化系統(tǒng)級設(shè)計(jì)并減少所需的GPIO數(shù)量。

  ADG1412是一款四通道、單刀單擲(SPST)開關(guān),需要四個GPIO連接到每個開關(guān)的控制輸入。圖9顯示了微控制器和一個ADG1412之間的連接。

 微信截圖_20221021145231.png 

  隨著電路板上開關(guān)數(shù)量的增加,所需GPIO的數(shù)量也會顯著增加。例如,當(dāng)設(shè)計(jì)一個測試儀器系統(tǒng)時,會使用大量開關(guān)來增加系統(tǒng)中的通道數(shù)。在4×4交叉點(diǎn)矩陣配置中,使用四個ADG1412。此系統(tǒng)需要16個GPIO,限制了標(biāo)準(zhǔn)微控制器中的可用GPIO。圖10顯示了使用微控制器的16個GPIO連接四個ADG1412。

  微信截圖_20221021145254.png

  5  如何減少 GPIO 數(shù)量?

  一種方法是使用串行轉(zhuǎn)并行轉(zhuǎn)換器,如圖11所示。該器件輸出的并行信號可連接到開關(guān)控制輸入,器件可通過串行接口SPI配置。此方法的缺點(diǎn)是外加器件會導(dǎo)致物料清單增加。

 微信截圖_20221021145326.png

  另一種方法是使用SPI控制的開關(guān)。此方法的優(yōu)點(diǎn)是可減少所需GPIO的數(shù)量,并且還能消除外加串行轉(zhuǎn)并行轉(zhuǎn)換器的開銷。如圖12所示,不需要16個微控制器GPIO,只需要7個微控制器GPIO就可以向4個ADGS1412提供SPI信號。開關(guān)可采用菊花鏈配置,以進(jìn)一步優(yōu)化GPIO數(shù)量。在菊花鏈配置中,無論系統(tǒng)使用多少開關(guān),都只使用主機(jī)(微控制器)的四個GPIO。

  微信截圖_20221021145345.png

  圖13用于說明目的。ADGS1412數(shù)據(jù)手冊建議在SDO引腳上使用一個上拉電阻。為簡單起見,此示例使用了四個開關(guān)。隨著系統(tǒng)中開關(guān)數(shù)量的增加,電路板簡單和節(jié)省空間的優(yōu)點(diǎn)很重要。

 微信截圖_20221021145357.png

  在6層電路板上放置8個四通道SPST開關(guān),采用4×8交叉點(diǎn)配置時,ADI 公司支持 SPI 的開關(guān)可節(jié)省20%的總電路板空間。

  更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<

微信圖片_20210517164139.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。