頭條 Altera被曝將易主銀湖資本 2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進行深入談判，計劃收購其可編程芯片部門 Altera 的多數(shù)股權(quán)。 最新資訊 FPGA教學(xué)——為什么FPGA主頻比CPU慢，但卻可以用來幫CPU加速？ 我們知道，F(xiàn)PGA的頻率一般只有幾百MHz，而CPU的頻率卻高達數(shù)GHz。那么，有不少網(wǎng)友心中就有一個疑問：“為什么FPGA主頻比CPU慢，但卻可以用來幫CPU做加速?”。 發(fā)表于：8/23/2022 FPGA教學(xué)——STA靜態(tài)時序分析 靜態(tài)時序分析（簡稱STA）是用來驗證數(shù)字設(shè)計時序的技術(shù)之一，另外一種驗證時序的方法是時序仿真，時序仿真可以同時驗證功能和時序?！皶r序分析”這個術(shù)語就是用來指代“靜態(tài)時序分析“或”時序仿真“這兩種方法之一，簡單來說，時序分析的目的就是為了解決設(shè)計中的各種時序問題。 發(fā)表于：8/23/2022 FPGA教學(xué)——FPGA實現(xiàn)IIC協(xié)議 這是FPGA之旅設(shè)計的第五例啦！今天給大家?guī)淼氖荌IC通信，IIC協(xié)議應(yīng)用非常廣泛，例如與MPU6050進行通信，配置OV5640攝像頭、驅(qū)動OLED屏幕等等，都需要使用到IIC協(xié)議，所以掌握它是非常必要的，廢話不多說，接著往下看。文末獲取完整代碼。 發(fā)表于：8/23/2022 Linux教學(xué)——Linux進程調(diào)度與性能優(yōu)化 本次分享將從監(jiān)控和可觀測性、eBPF安全可觀測性分析、內(nèi)核安全可觀測性展望三個方面展開。 發(fā)表于：8/19/2022 Linux教學(xué)——探討內(nèi)核代碼 在HID 1.0之前，是沒有什么OUT 端點的，都是用端點0來進行數(shù)據(jù)傳輸，不過端點0有一個問題，他的最大傳輸包的大小有限制。 發(fā)表于：8/18/2022 Linux教學(xué)——一文讀懂Linux內(nèi)核內(nèi)存映射與頁表 一文讀懂Linux內(nèi)核內(nèi)存映射與頁表 發(fā)表于：8/18/2022 FPGA教學(xué)——詳解：模擬信號采樣與AD轉(zhuǎn)換 詳解：模擬信號采樣與AD轉(zhuǎn)換 發(fā)表于：8/18/2022 FPGA教學(xué)——Massive MIMO技術(shù)應(yīng)用場景 應(yīng)用場景的定義是研究的一個重要步驟，可為關(guān)鍵技術(shù)的開發(fā)提供指導(dǎo)。如下表所示，所有這些不同網(wǎng)絡(luò)部署下的場景大致可以分為兩種類型，即Case 1 ：只有宏站部署的同構(gòu)網(wǎng)絡(luò)（HomoNet）和Case2：具有宏站和小站的異構(gòu)網(wǎng)絡(luò)(HetNet)。 發(fā)表于：8/18/2022 FPGA教學(xué)——Vitis HLS 2022.1新特性： performance pragma Vitis HLS 2022.1新增了一個pragma名為performance，其施加對象是指定函數(shù)或循環(huán)。如果是循環(huán)，要求循環(huán)邊界是固定常數(shù)，若循環(huán)邊界是變量，則需要通過pragma TRIPCOUNT指定其取值范圍。 發(fā)表于：8/18/2022 Linux教學(xué)——帶你快速對比SPI、UART、I2C通信的區(qū)別與應(yīng)用！ 電子設(shè)備之間的通信就像人類之間的交流，雙方都需要說相同的語言。在電子產(chǎn)品中，這些語言稱為通信協(xié)議。 之前有單獨地分享了SPI、UART、I2C通信的文章，這篇對它們做一些對比。 發(fā)表于：8/17/2022 ?…15161718192021222324…?
