頭條 Altera被曝將易主銀湖資本 2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進行深入談判，計劃收購其可編程芯片部門 Altera 的多數(shù)股權(quán)。 最新資訊 FPGA教學——Vitis HLS 2022.1新特性： performance pragma Vitis HLS 2022.1新增了一個pragma名為performance，其施加對象是指定函數(shù)或循環(huán)。如果是循環(huán)，要求循環(huán)邊界是固定常數(shù)，若循環(huán)邊界是變量，則需要通過pragma TRIPCOUNT指定其取值范圍。 發(fā)表于：8/18/2022 Linux教學——帶你快速對比SPI、UART、I2C通信的區(qū)別與應用！ 電子設(shè)備之間的通信就像人類之間的交流，雙方都需要說相同的語言。在電子產(chǎn)品中，這些語言稱為通信協(xié)議。 之前有單獨地分享了SPI、UART、I2C通信的文章，這篇對它們做一些對比。 發(fā)表于：8/17/2022 FPGA教學——基于Verilog的“自適應”形態(tài)學濾波算法實現(xiàn) 基于Verilog的“自適應”形態(tài)學濾波算法實現(xiàn) 發(fā)表于：8/17/2022 FPGA教學——Verilog語法 動態(tài)截取固定長度數(shù)據(jù)語法，即+:和-:的使用，這兩個叫什么符號呢？運算符嗎？ 發(fā)表于：8/17/2022 FPGA教學——FPGA實現(xiàn)串口多比特發(fā)送接收模塊 這是FPGA之旅的第四個設(shè)計實例了，在上一例中，也就是第三例，串口通信，實現(xiàn)了單byte的傳輸。也就是每次只能傳輸一個btye的數(shù)據(jù)。在實際使用過程中，需要發(fā)送多byte的數(shù)據(jù)為一包數(shù)據(jù)，里面包含各種信息，例如最常見的包頭和包尾。本例將在第三例的基礎(chǔ)上，實現(xiàn)多byte的接收實例，以滿足具體的需求。 發(fā)表于：8/17/2022 教學：SDRAM控制器設(shè)計 在FPGA視頻圖像處理系統(tǒng)中，經(jīng)常需要使用到SDRAM作為視頻圖像緩存。SDRAM控制器可以分為上電初始化，自動刷新，讀操作和寫操作這四個部分，他們之間的轉(zhuǎn)換可以通過狀態(tài)機來控制。下面分別實現(xiàn)這幾個部分。 發(fā)表于：8/16/2022 教學：FPGA管腳的調(diào)整技巧 此文介紹FPGA管腳的調(diào)整技巧，一起來學習吧。 發(fā)表于：8/16/2022 教學：FPGA的上電過程介紹 目前，大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM 中，此后 FPGA 才能夠正常的運行。 發(fā)表于：8/16/2022 教學：頂級FPGA和GPU的PK 本部分，我們就跟隨作者一起看看Intel StraTIx10 NX和Nvidia在這個領(lǐng)域的利器T4以及V100之間的對比，過程分為芯片級對比以及系統(tǒng)級對比。 發(fā)表于：8/16/2022 掃盲：可編輯邏輯的優(yōu)點 可編程邏輯（Programmable Logic）是指可編程邏輯器件實現(xiàn)的一種提供多種功能的電路邏輯。相對于固定邏輯，可編輯邏輯有很多優(yōu)點。 發(fā)表于：8/16/2022 ?…16171819202122232425…?
