8050午夜免费二级国产精品,亚洲福利午夜福利无码

IGBT模塊鍵合線故障與門極雜散阻抗的關(guān)系研究[嵌入式技術(shù)][消費電子]

鍵合線脫落是IGBT芯片一種普遍的失效形式，鋁鍵合線故障在一定程度上會影響門極雜散阻抗。雜散阻抗的改變又會引起門極電信號的變化，因此通過門極測量信號的變化來表征其雜散阻抗的改變，進而判斷IGBT芯片是否發(fā)生鋁鍵合線脫落故障。對門極雜散阻抗與鍵合線故障之間的關(guān)系進行了研究，為識別IGBT模塊鋁鍵合線故障提供了依據(jù)。

發(fā)表于：11/29/2016

自適應(yīng)磁耦合諧振無線電能傳輸系統(tǒng)研究[電源技術(shù)][智能電網(wǎng)]

研究了基于距離檢測的自適應(yīng)磁耦合諧振無線電能傳輸系統(tǒng)。首先采用耦合模理論分析磁耦合諧振無線電能傳輸系統(tǒng)的傳輸特性。隨后運用ADS仿真軟件和負(fù)載牽引技術(shù)設(shè)計制作E類功率放大器。然后利用PCB印制平面螺旋電感構(gòu)造高品質(zhì)因數(shù)、高集成度諧振體。針對頻率分裂現(xiàn)象，采用超聲波傳感器進行傳輸距離檢測，基于專家控制算法提出頻率自適應(yīng)調(diào)節(jié)方案以提高傳輸效率。最后采用FPGA處理器和直接數(shù)字頻率合成技術(shù)實現(xiàn)動態(tài)頻率調(diào)節(jié)。實驗結(jié)果表明在頻率分裂距離內(nèi)，相對于固定頻率，提出方案明顯提高了傳輸效率。

發(fā)表于：11/29/2016

超聲波電源的復(fù)合頻率跟蹤策略研究[電源技術(shù)][工業(yè)自動化]

針對現(xiàn)有超聲波電源輸出諧振頻率固定及無法鎖定超聲波換能器多諧振模態(tài)的現(xiàn)象，提出基于數(shù)字鎖相式頻率跟蹤技術(shù)與變步長搜索電流極值方式相結(jié)合的復(fù)合頻率跟蹤策略。復(fù)合頻率跟蹤策略綜合數(shù)字化鎖相技術(shù)與搜索電流極值方式的優(yōu)點，通過數(shù)字鑒相器電路采樣電源系統(tǒng)環(huán)路的電壓和電流的相位差信息。超聲波電源的控制系統(tǒng)依據(jù)相位差和電流極值信息進行頻率調(diào)整，實現(xiàn)頻率跟蹤。利用示波器檢測電路模板的跟蹤效果，實驗結(jié)果表明，復(fù)合頻率跟蹤策略能有效地實現(xiàn)頻率跟蹤，動態(tài)鎖定換能器多諧振模態(tài)。

發(fā)表于：11/29/2016

千萬門級模塊魚骨型時鐘網(wǎng)絡(luò)的實現(xiàn)[嵌入式技術(shù)][通信網(wǎng)絡(luò)]

在芯片規(guī)模越來越大的背景下，針對千萬門級以上規(guī)模芯片模塊，提出一種基于單魚骨型時鐘網(wǎng)絡(luò)的改進型時鐘結(jié)構(gòu)，并給出在后端設(shè)計過程中基于EDA工具的具體實現(xiàn)方法。該時鐘結(jié)構(gòu)兼具魚骨型時鐘結(jié)構(gòu)的特點，相較于自動化不定型時鐘樹，具備較低的時鐘延遲、時鐘漂移、片上誤差和動態(tài)功耗。以規(guī)模2 600萬門的28 nm芯片模塊（工程代號YCU-AM）為例進行實現(xiàn)過程闡述，實驗結(jié)果表明，該型時鐘結(jié)構(gòu)較不定型時鐘樹使模塊整體功耗降低約5%。

發(fā)表于：11/29/2016

MDV流程在geMac驗證中的應(yīng)用[嵌入式技術(shù)][數(shù)據(jù)中心]

在驗證工作中，驗證工程師通常先編寫驗證計劃(verification plan，vplan)，然后根據(jù)它來編寫驗證用例(testcase)。在項目進展的過程中，設(shè)計方案會不斷的修改更新，那么一段時間后，就會出現(xiàn)設(shè)計方案、驗證計劃和驗證用例不匹配的情況，驗證計劃本身容易流于形式；另外驗證工程師也需要定位問題、回歸用例、向驗證經(jīng)理匯報工作，工作內(nèi)容繁多。文章通過geMac驗證實例，介紹了如何借助Cadence公司vManager驗證工具的regression center、Metric Center、Tracking Center，更加高效科學(xué)地開展驗證工作。

發(fā)表于：11/29/2016

整合3DEM的Virtuoso在片上電感仿真中的應(yīng)用[嵌入式技術(shù)][消費電子]

目前大部分電磁仿真軟件在仿真片上電感時，需要從工藝庫的文件中手動提取需要的相關(guān)參數(shù)；并且仿真環(huán)境的建立也比較繁瑣，仿真時間也較長，這會大大降低電感的品質(zhì)因數(shù)和面積的優(yōu)化效率。集成了3DEM的Virtuoso可以直接選取整個版圖的一部分導(dǎo)入仿真，而不必提取整塊電感版圖；并且根據(jù)工藝庫文件自動生成需要的相關(guān)參數(shù)，設(shè)置仿真環(huán)境；仿真速度根據(jù)算法的優(yōu)化，可以快速得到精確度很高的結(jié)果。本文將通過一個片上電感的仿真過程，介紹軟件的具體應(yīng)用方法。

發(fā)表于：11/29/2016

高度整合硬件加速器的原型驗證平臺Protium[嵌入式技術(shù)][通信網(wǎng)絡(luò)]

發(fā)表于：11/29/2016

Verifier提高驗證完備性[嵌入式技術(shù)][安防電子]

隨著集成電路設(shè)計技術(shù)的不斷發(fā)展，電路設(shè)計中經(jīng)常出現(xiàn)一些問題。因此，設(shè)計驗證技術(shù)成為了電路設(shè)計中不可或缺的部分。如何提高驗證完備性，是驗證技術(shù)的難題之一。本文介紹了Cadence最新發(fā)布的適用于模擬設(shè)計的ADE Verifier的工具使用流程，以及根據(jù)海思業(yè)務(wù)需求定制的使用方法。該工具整合了驗證工具ADE Explorer 和ADE Assembler的特性，完善了模擬電路設(shè)計驗證流程，解決了模擬設(shè)計驗證完備性中的問題。

發(fā)表于：11/29/2016

高速串行總線無源通道建模及校準(zhǔn)[測試測量][工業(yè)自動化]

高速串行總線無源通道建模的效率及準(zhǔn)確性，一直是行業(yè)關(guān)注的重點。Cadence Sigrity的POWER SI 3D-EM工具，實現(xiàn)了效率與精度的較好結(jié)合。本論文先從工具的精度出發(fā)，采用精度較高的TRL校準(zhǔn)模式來進行仿真測試校準(zhǔn)，驗證仿真結(jié)果的準(zhǔn)確性。同時考察工具的分布式并行計算能力，看看在保持足夠精度的前提下建模效率的提升。

發(fā)表于：11/29/2016

如何在先進工藝節(jié)點利用Virtuoso Check/Assertion Flow[嵌入式技術(shù)][消費電子]

Virtuoso和MMSIM有效結(jié)合，完整的Check/Assertion flow包含：在圖形界面設(shè)置Check/Assert, 通過仿真得到Check/Assert的結(jié)果，在圖形界面直接顯示Check/Assert的結(jié)果，對結(jié)果進行各種靈活的后處理，并在schematic 直接進行反標(biāo)。該流程可以覆蓋電路設(shè)計常用check需求，完全不依賴腳本，圖形界面讓工程師更容易上手，基于瞬態(tài)仿真的Dynamic Check相比其他工具更具優(yōu)勢。有效利用Check/Assert flow, 可以幫助避免或及早發(fā)現(xiàn)設(shè)計中的一些常見問題，從而減少設(shè)計迭代，該流程在TSMC 16 nm和Intel 14 nm實際項目上得到應(yīng)用，很大程度地提高了設(shè)計效率。

發(fā)表于：11/28/2016

采用Mult-tap標(biāo)準(zhǔn)單元PGV以獲取精準(zhǔn)的Power EM違例[嵌入式技術(shù)][消費電子]

電源電子遷移（Power Electromigration，Power EM）檢查在高性能芯片設(shè)計中起重要作用。在Voltus進行電源網(wǎng)格分析時，由于在每個標(biāo)準(zhǔn)單元的電源網(wǎng)格視圖（Power Grid View，PGV）生成過程中通常只抽取一個電流接入點（tap），從而流入每個標(biāo)準(zhǔn)單元的電流都聚集到一點。但對于大尺寸標(biāo)準(zhǔn)單元, 電流實際上是分布到各個接觸孔而非集中到一點，因此Power EM結(jié)果比實際情況悲觀很多。本文描述了一種新的方法，即只對在關(guān)鍵路徑上使用并具有高翻轉(zhuǎn)率的大型時鐘單元抽取多電流接入點（multi-tap）PGV。通過這種方法，幾乎不增加運行時間和內(nèi)存消耗而使得Power EM準(zhǔn)確性得到提高。

發(fā)表于：11/28/2016

基于Innovus的低功耗物理設(shè)計[嵌入式技術(shù)][消費電子]

為了減少芯片功耗，可靠的低功耗物理設(shè)計必不可少。基于新一代布局布線工具Innovus，分四個部分闡述了新的低功耗物理設(shè)計流程。這些內(nèi)容包括：基于低功耗的物理庫設(shè)計；低功耗布局和優(yōu)化、基于輸入向量的功耗優(yōu)化；低功耗時鐘樹協(xié)同設(shè)計CCOPT（clock concurrent optimization）；時鐘樹后低功耗優(yōu)化。Innovus作為Cadence全新的布局布線工具，提供基于GigaOpt引擎的功耗驅(qū)動優(yōu)化和高級時鐘樹協(xié)同優(yōu)化（CCOPT）等方法，有效幫助設(shè)計者實現(xiàn)低功耗芯片設(shè)計。全新的低功耗物理設(shè)計可改善芯片數(shù)字邏輯15%功耗。

發(fā)表于：11/28/2016

壓電陶瓷電特性測試與分析[嵌入式技術(shù)][工業(yè)自動化]

通過對壓電陶瓷器件進行阻抗測試可得到壓電振子等效電路模型參數(shù)與諧振頻率。通過對壓電陶瓷器件電容值、溫度穩(wěn)定性、絕緣電阻、介質(zhì)耐電壓等電性能參數(shù)進行測量與分析后可知：壓電陶瓷器件電特性符合一般電容器特點，所用連接線材在較低頻率下寄生電容不明顯，在常溫下工作較穩(wěn)定，厚度較厚的產(chǎn)品絕緣性和可靠性指標(biāo)較好。

發(fā)表于：11/28/2016

可遠(yuǎn)程控制的光網(wǎng)聯(lián)合供電多路直流電源設(shè)計[電源技術(shù)][智能電網(wǎng)]

傳統(tǒng)的直流電源通常是由電網(wǎng)供能，并且很少具備遠(yuǎn)程控制功能，為此提出了一種新型多路直流電源的設(shè)計方法：采用光伏發(fā)電和電網(wǎng)聯(lián)合供電策略來減少電能的消耗；采用無線控制技術(shù)來實現(xiàn)對電源的遠(yuǎn)程控制。同時結(jié)合激光測距儀的應(yīng)用背景，設(shè)計了一種可輸出三路電壓的小功率直流電源，其中高壓支路可在輸入為5.5 V到36 V時，輸出70 V到203 V連續(xù)可調(diào)的直流高壓，其驅(qū)動能力可滿足一般的雪崩二極管工作需要。測試結(jié)果表明，該電源可通過手機實現(xiàn)遠(yuǎn)程控制，其輸出端紋波電壓較小，可以滿足一般的應(yīng)用需求。

發(fā)表于：11/28/2016

基于Fisher準(zhǔn)則優(yōu)化的圖像隱寫算法分析[嵌入式技術(shù)][數(shù)據(jù)中心]

針對圖像隱寫中失真函數(shù)的建立和載體模型保持問題，提出了一種基于Fisher準(zhǔn)則優(yōu)化的Gibbs抽樣圖像隱寫方法。基于領(lǐng)域聚類的思想對隱寫圖像進行陣列分割，對分割子陣列進行Giibs抽樣和STC(Syndrome-trellis code)編碼；充分利用子陣圖像的方向信息（包括水平、垂直以及對角），采用加權(quán)求和的方式給出了隱寫失真函數(shù)，維持了圖像高階統(tǒng)計特征。利用Gibbs抽樣理論實現(xiàn)信息的嵌入，在最小化嵌入失真的同時維持了隱寫圖像的特征模型。仿真結(jié)果顯示，該方法在降低圖像模型畸變的同時，有效提升了隱寫圖像的分類誤差，增強了隱寫的安全性。

發(fā)表于：11/28/2016