丁香五月缴情综合网,亚洲AV永久无码精品表情包

頭條

消息稱英特爾Altera潛在買家已進(jìn)入下一輪競標(biāo)

12 月 20 日消息，北京時(shí)間今天凌晨，據(jù)彭博社援引知情人士消息稱，英特爾公司已將若干收購公司列入其 Altera 業(yè)務(wù)單元的下輪競標(biāo)名單。該計(jì)劃最初由“被罷免”的帕特?基辛格發(fā)起，陷入困境中的英特爾正在推進(jìn)這一收購進(jìn)程。 Altera 是一家專注于設(shè)計(jì)低功耗可編程芯片的公司。

基于能量均衡高效的LEACH改進(jìn)算法

LEACH路由協(xié)議是無線傳感器網(wǎng)絡(luò)一個(gè)經(jīng)典的分簇路由方法，但在限能嚴(yán)重的無線網(wǎng)絡(luò)中，節(jié)點(diǎn)功耗高、生存時(shí)間短等問題嚴(yán)重影響網(wǎng)絡(luò)性能，為此提出了改進(jìn)的基于能量均衡高效的LEACH-X協(xié)議。通過加入最優(yōu)簇首數(shù)，提出修正的剩余能量因子，考慮節(jié)點(diǎn)的剩余能量、周期內(nèi)當(dāng)選過簇首的次數(shù)以及密度因子，并對部署區(qū)域分區(qū)，針對區(qū)域調(diào)整距離因子增益參數(shù)的權(quán)重來修正簇首選舉閾值函數(shù)；接著進(jìn)行二次競爭并最終選舉簇首，從而減小節(jié)點(diǎn)能耗，使WSN存活時(shí)間得到一定的延長。仿真結(jié)果表明，與傳統(tǒng)LEACH協(xié)議進(jìn)行對比，LEACH-X協(xié)議降低了網(wǎng)絡(luò)能耗，延長了網(wǎng)絡(luò)生存時(shí)間。

發(fā)表于：2023/1/13

自適應(yīng)跨平臺PSS中間件架構(gòu)及開發(fā)

芯片工藝、規(guī)模不斷在提升，所包含的功能越來越復(fù)雜。多核、多線程中央處理器（Central Processing Unit，CPU），多維度片上網(wǎng)絡(luò)（Network on Chip，NoC），高速、高密度接口，各類外設(shè)等IP（Intellectual Property）集成在芯片上系統(tǒng)（System on Chip，SoC），使芯片開發(fā)階段的仿真驗(yàn)證場景極其復(fù)雜，對芯片特別是SoC開發(fā)和驗(yàn)證完備性帶來巨大挑戰(zhàn)。當(dāng)前在芯片開發(fā)領(lǐng)域，便攜式測試和激勵標(biāo)準(zhǔn)（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）驗(yàn)證方法學(xué)基礎(chǔ)上進(jìn)一步解決隨機(jī)化和跨平臺的復(fù)雜組合場景定義和代碼生成難題。

發(fā)表于：2023/1/13

入門：FPGA設(shè)計(jì)硬件語言Verilog中的參數(shù)化

　　FPGA 設(shè)計(jì)的硬件語言Verilog中的參數(shù)化有兩種關(guān)鍵詞：define 和 paramerter,參數(shù)化的主要目的是代碼易維護(hù)、易移植和可讀性好。

發(fā)表于：2022/12/31

入門：FPGA芯片結(jié)構(gòu)介紹及工作原理解析

　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)。

發(fā)表于：2022/12/31

教程：FPGA PCIE調(diào)試及DSP代碼的講解

　　本人調(diào)試是將DSP作為RC端，F(xiàn)PGA作為EP端，且下文是對DSP代碼的講解。本人調(diào)試參考代碼是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手冊為TI公司C6678的pcie技術(shù)手冊，全名為 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。

發(fā)表于：2022/12/31

教程：基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器

　　將具有信號處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器（ADC）或數(shù)模轉(zhuǎn)換器（DAC）　　一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是以模擬信號而非數(shù)字信號運(yùn)轉(zhuǎn)的。這意味著需要在模擬信號域與數(shù)字信號域之間進(jìn)行轉(zhuǎn)換。針對手頭工作選擇恰當(dāng)?shù)腇PGA時(shí)，用戶面臨著林林總總的選擇，在為系統(tǒng)選擇正確的ADC或DAC時(shí)也是如此，玲瑯滿目。

發(fā)表于：2022/12/31

教程：關(guān)于FPGA的46個(gè)基本概念你都知道嗎

　　建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup TIme。如不滿足setup TIme，這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

發(fā)表于：2022/12/23

一種應(yīng)用于機(jī)器學(xué)習(xí)的惡意網(wǎng)頁特征提取方法

基于機(jī)器學(xué)習(xí)的惡意網(wǎng)頁檢測技術(shù)進(jìn)行研究。目前流行的“特征碼”“白名單”等方式，僅能夠檢測已知的惡意網(wǎng)頁；機(jī)器學(xué)習(xí)方法，能夠檢測出未知的惡意網(wǎng)頁，但在處理網(wǎng)頁特征時(shí)要面臨數(shù)據(jù)量大、復(fù)雜和繁瑣的問題。提出一種哈希壓縮的方法，用于處理網(wǎng)頁的特征數(shù)據(jù)。該方法在保證檢測模型的漏報(bào)率和誤報(bào)率下可實(shí)現(xiàn)將150萬的特征映射在2萬的特征空間內(nèi)，對提取出的特征數(shù)據(jù)運(yùn)用K折交叉驗(yàn)證法訓(xùn)練多個(gè)傳統(tǒng)機(jī)器學(xué)習(xí)模型和集成學(xué)習(xí)模型。并通過評估模型的檢測效果，篩選出表現(xiàn)最好的分類檢測模型。

發(fā)表于：2022/12/20

一類計(jì)算系統(tǒng)的MBSE建模方法

隨著社會各領(lǐng)域?qū)τ谒懔π枨蟮目焖僭鲩L，通過計(jì)算架構(gòu)創(chuàng)新提升計(jì)算系統(tǒng)算力越來越收到重視。計(jì)算系統(tǒng)的研制是一項(xiàng)復(fù)雜的系統(tǒng)工程，計(jì)算架構(gòu)的創(chuàng)新使得計(jì)算系統(tǒng)的復(fù)雜程度不斷增加，傳統(tǒng)的系統(tǒng)工程方法難以滿足系統(tǒng)研制需求。采用基于模型的系統(tǒng)工程(MBSE)方法對一類計(jì)算系統(tǒng)的建模方法進(jìn)行了研究，提出了建模框架，建立了系統(tǒng)模型。運(yùn)用此建模方法建立了某國產(chǎn)化計(jì)算系統(tǒng)模型，證明了建模方法的有效性，為下一步運(yùn)用計(jì)算機(jī)仿真技術(shù)進(jìn)行一類計(jì)算系統(tǒng)研制奠定了基礎(chǔ)。

發(fā)表于：2022/12/20

基于無人機(jī)平臺的動目標(biāo)航跡模擬算法

測控設(shè)備是保障我國航天任務(wù)順利進(jìn)行的必要手段。多年來測控技術(shù)人員在任務(wù)間隙，一直利用測控設(shè)備隨機(jī)的軟件模擬實(shí)戰(zhàn)任務(wù)以進(jìn)行日常訓(xùn)練。這種模擬方式一方面無法實(shí)現(xiàn)全系統(tǒng)的閉環(huán)模擬，另一方面需要系統(tǒng)的更新系統(tǒng)仿真軟件才可以實(shí)現(xiàn)新場景、新業(yè)務(wù)的模擬。通過引入無人機(jī)平臺配合載荷模塊這一概念，從坐標(biāo)轉(zhuǎn)換的角度出發(fā)，在理論上推導(dǎo)了利用“無人機(jī)+載荷”實(shí)現(xiàn)動目標(biāo)模擬的算法流程。通過算法仿真，證實(shí)了利用該算法流程實(shí)現(xiàn)真實(shí)彈道模擬的可行性。

發(fā)表于：2022/12/20