日本高潮一级牲交,亚洲欧洲国产精品自在

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領域向實現(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。

基于改進蟻群算法的機器人路徑規(guī)劃方法

根據(jù)傳統(tǒng)蟻群算法在機器人的路線規(guī)劃中具有收斂速度慢、容易陷入局部最優(yōu)解的缺陷，提供了一個經過改進的蟻群算法。使用柵格法建立路徑矩陣，建立一種轉角啟發(fā)函數(shù)，增加選擇指定路徑的概率，提高算法的搜索速度；將A*算法與改進蟻群算法結合，提出一種改進的距離啟發(fā)函數(shù)，避免了陷入局部最優(yōu)解；并提出一種可根據(jù)迭代次數(shù)而改變的信息素揮發(fā)因子，增強了全域搜尋能力。根據(jù)相關數(shù)據(jù)分析，與Ant Colony Algorithm with Multiple Inspired Factor（ACAM）算法相比，改進的蟻群算法對于解決算法收斂速度慢、防止進入局部最優(yōu)解等方面效果更好。

發(fā)表于：1/13/2023

基于能量均衡高效的LEACH改進算法

LEACH路由協(xié)議是無線傳感器網絡一個經典的分簇路由方法，但在限能嚴重的無線網絡中，節(jié)點功耗高、生存時間短等問題嚴重影響網絡性能，為此提出了改進的基于能量均衡高效的LEACH-X協(xié)議。通過加入最優(yōu)簇首數(shù)，提出修正的剩余能量因子，考慮節(jié)點的剩余能量、周期內當選過簇首的次數(shù)以及密度因子，并對部署區(qū)域分區(qū)，針對區(qū)域調整距離因子增益參數(shù)的權重來修正簇首選舉閾值函數(shù)；接著進行二次競爭并最終選舉簇首，從而減小節(jié)點能耗，使WSN存活時間得到一定的延長。仿真結果表明，與傳統(tǒng)LEACH協(xié)議進行對比，LEACH-X協(xié)議降低了網絡能耗，延長了網絡生存時間。

發(fā)表于：1/13/2023

自適應跨平臺PSS中間件架構及開發(fā)

芯片工藝、規(guī)模不斷在提升，所包含的功能越來越復雜。多核、多線程中央處理器（Central Processing Unit，CPU），多維度片上網絡（Network on Chip，NoC），高速、高密度接口，各類外設等IP（Intellectual Property）集成在芯片上系統(tǒng)（System on Chip，SoC），使芯片開發(fā)階段的仿真驗證場景極其復雜，對芯片特別是SoC開發(fā)和驗證完備性帶來巨大挑戰(zhàn)。當前在芯片開發(fā)領域，便攜式測試和激勵標準（Portable Test and Stimulus， PSS）是在UVM（Universal Verification Methodology）驗證方法學基礎上進一步解決隨機化和跨平臺的復雜組合場景定義和代碼生成難題。

發(fā)表于：1/13/2023

入門：FPGA設計硬件語言Verilog中的參數(shù)化

　　FPGA 設計的硬件語言Verilog中的參數(shù)化有兩種關鍵詞：define 和 paramerter,參數(shù)化的主要目的是代碼易維護、易移植和可讀性好。

發(fā)表于：12/31/2022

入門：FPGA芯片結構介紹及工作原理解析

　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為ASIC領域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。

發(fā)表于：12/31/2022

教程：FPGA PCIE調試及DSP代碼的講解

　　本人調試是將DSP作為RC端，F(xiàn)PGA作為EP端，且下文是對DSP代碼的講解。本人調試參考代碼是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手冊為TI公司C6678的pcie技術手冊，全名為 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。

發(fā)表于：12/31/2022

教程：基于FPGA的模數(shù)轉換器(ADC)或數(shù)模轉換器

　　將具有信號處理功能的FPGA與現(xiàn)實世界相連接，需要使用模數(shù)轉換器（ADC）或數(shù)模轉換器（DAC）　　一旦執(zhí)行特定任務，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實世界相連接，而所有工程師都知道現(xiàn)實世界是以模擬信號而非數(shù)字信號運轉的。這意味著需要在模擬信號域與數(shù)字信號域之間進行轉換。針對手頭工作選擇恰當?shù)腇PGA時，用戶面臨著林林總總的選擇，在為系統(tǒng)選擇正確的ADC或DAC時也是如此，玲瑯滿目。

發(fā)表于：12/31/2022

教程：關于FPGA的46個基本概念你都知道嗎

　　建立時間是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達芯片，這個T就是建立時間-Setup TIme。如不滿足setup TIme，這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

發(fā)表于：12/23/2022

一種應用于機器學習的惡意網頁特征提取方法

基于機器學習的惡意網頁檢測技術進行研究。目前流行的“特征碼”“白名單”等方式，僅能夠檢測已知的惡意網頁；機器學習方法，能夠檢測出未知的惡意網頁，但在處理網頁特征時要面臨數(shù)據(jù)量大、復雜和繁瑣的問題。提出一種哈希壓縮的方法，用于處理網頁的特征數(shù)據(jù)。該方法在保證檢測模型的漏報率和誤報率下可實現(xiàn)將150萬的特征映射在2萬的特征空間內，對提取出的特征數(shù)據(jù)運用K折交叉驗證法訓練多個傳統(tǒng)機器學習模型和集成學習模型。并通過評估模型的檢測效果，篩選出表現(xiàn)最好的分類檢測模型。

發(fā)表于：12/20/2022

一類計算系統(tǒng)的MBSE建模方法

隨著社會各領域對于算力需求的快速增長，通過計算架構創(chuàng)新提升計算系統(tǒng)算力越來越收到重視。計算系統(tǒng)的研制是一項復雜的系統(tǒng)工程，計算架構的創(chuàng)新使得計算系統(tǒng)的復雜程度不斷增加，傳統(tǒng)的系統(tǒng)工程方法難以滿足系統(tǒng)研制需求。采用基于模型的系統(tǒng)工程(MBSE)方法對一類計算系統(tǒng)的建模方法進行了研究，提出了建模框架，建立了系統(tǒng)模型。運用此建模方法建立了某國產化計算系統(tǒng)模型，證明了建模方法的有效性，為下一步運用計算機仿真技術進行一類計算系統(tǒng)研制奠定了基礎。

發(fā)表于：12/20/2022