中文引用格式: 史興強,強小燕,鞏凱,等. 面向圖像語義分割的多類型卷積加速器設(shè)計[J]. 電子技術(shù)應(yīng)用,2023,49(12):26-30.
英文引用格式: Shi Xingqiang,Qiang Xiaoyan,Gong Kai,et al. Design of multi type convolution accelerator for image semantic segmentation[J]. Application of Electronic Technique,2023,49(12):26-30.
0 引言
圖像語義分割是將圖像的每個像素分類為一個實例[1]。該技術(shù)是場景理解的基礎(chǔ)性技術(shù)[2],在自動駕駛[3-5]、人機交互[6]、計算攝影[7]、圖像搜索引擎[8]以及醫(yī)學(xué)圖像研究[9-11]中起到重要作用。隨著深度學(xué)習(xí)發(fā)展,基于CNN的圖像語義分割方法逐漸成為圖像語義分割的主流[12]。
圖像語義分割在嵌入式邊緣端有著廣闊的應(yīng)用前景,但是嵌入式邊緣設(shè)備的處理核心多是基于精簡指令集的微處理器,由于順序數(shù)據(jù)處理方式的限制,使得網(wǎng)絡(luò)中的計算無法高效并行完成。為了提升網(wǎng)絡(luò)在嵌入式邊緣端處理效率,在嵌入式邊緣端對CNN進行加速的研究受到廣泛關(guān)注,出現(xiàn)了大量基于高性能計算處理器的網(wǎng)絡(luò)加速方法[13-16]。其中,FPGA由于內(nèi)部包含有大量的可編程邏輯資源,可以構(gòu)建高并行的計算結(jié)構(gòu),在較低工作時鐘頻率下仍能實現(xiàn)較高的算法處理速度,可以滿足功耗受限的嵌入式邊緣端應(yīng)用的需求,成為嵌入式邊緣端網(wǎng)絡(luò)推理加速的主流硬件加速器之一。但是,當前基于FPGA的深度學(xué)習(xí)推理加速方法主要面向以單一標準卷積構(gòu)建的神經(jīng)網(wǎng)絡(luò),而為了提升語義分割的精度以及減少語義分割的計算量,出現(xiàn)了空洞卷積、點卷積、深度卷積和標準卷積等多種卷積運算,需要設(shè)計能夠支持多種類型卷積的加速器。
針對以上問題,本文提出一種基于FPGA的多類型卷積加速器設(shè)計方法,并通過對不同并行度和不同計算結(jié)構(gòu)的加速器進行對比實驗,驗證加速器設(shè)計方法的有效性。
本文詳細內(nèi)容請下載:http://ihrv.cn/resource/share/2000005801
作者信息
史興強,強小燕,鞏凱,邢夢菲
(中國電子科技集團第五十八研究所,江蘇 無錫 214035)