頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 第三種嵌入式軟核處理器幫助Altera SOPC Builder工具擴展了系統(tǒng)級設計領先優(yōu)勢 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：6/11/2008 60V、高壓側(cè)檢測 LED 控制器用于升壓、降壓或降壓-升壓型大電流 LED 應用 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：6/10/2008 【視頻】德州儀器推出采用 SC70 封裝的系列零漂移、雙向電流分流監(jiān)測器 新器件,站點首頁,芯片,MCU/DSP,EDA及可編程 發(fā)表于：6/10/2008 美國Xilinx公司宣布重組計劃 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：6/6/2008 Spansion MirrorBit NOR閃存解決方案為Xilinx Spartan-3A客戶提供更多選擇 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：6/5/2008 一種分布式的高性能PIM-SM組播實現(xiàn)方案 設計應用,站點首頁,技術,網(wǎng)絡與通信,EDA及可編程 發(fā)表于：6/5/2008 雙模式CORDIC算法的FPGA實現(xiàn) CORDIC算法將復雜的算術運算轉(zhuǎn)化為簡單的加法和移位操作，然后逐次逼近結(jié)果。這種方法很好的兼顧了精度、速度和硬件復雜度，它與VLSI技術的結(jié)合對DSP算法的硬件實現(xiàn)具有極大的意義，因而在數(shù)字信號處理領域得到了廣泛應用。本文首先簡要介紹了CORDIC算法的原理，然后詳細描述了雙模式（旋轉(zhuǎn)/向量）CORDIC算法的預處理和后處理，并且基于FPGA實現(xiàn)了流水線雙模CORDIC算法。 發(fā)表于：6/5/2008 基于Nios II/s的 通用無線傳感網(wǎng)絡節(jié)點的設計 無線傳感器網(wǎng)絡是一項基于無線網(wǎng)絡通信，在普適環(huán)境下可實現(xiàn)區(qū)域性信息采集的網(wǎng)絡技術。本文基于Nios II系列32位RISC嵌入式處理器Nios II CPU,24位并行模/數(shù)轉(zhuǎn)換芯片AD7787, 射頻芯片cc2510,采用創(chuàng)新的三維IP地址分配法，結(jié)合傳統(tǒng)無線網(wǎng)絡技術和MAC協(xié)議，設計了一個通用性較強的無線傳感器網(wǎng)絡模型。同時利用太陽能和節(jié)點自身攜帶微型電池協(xié)同供電，太陽能充電的雙模式供電法，在無線傳感網(wǎng)絡的能源問題上作出了改進。 發(fā)表于：6/5/2008 Motion JPEG視頻壓縮IP核的設計與實現(xiàn) 本文設計了一個高效的全流水線結(jié)構(gòu)的Motion JPEG視頻壓縮IP核。在設計中提出了一種適合FPGA結(jié)構(gòu)的并行快速矩陣轉(zhuǎn)置電路結(jié)構(gòu)和全流水線的二維離散余弦變換電路結(jié)構(gòu)。在Altera公司的CycloneII系列芯片上搭建了包含NIOSII處理器和Motion JPEG視頻壓縮IP核在內(nèi)的SOPC結(jié)構(gòu)的驗證系統(tǒng)。實驗測得Motion JPEG視頻壓縮IP核可在50Mhz的時鐘頻率完成對NTSC制視頻中亮度分量的實時壓縮，在100Mhz的時鐘頻率完成對952×568連續(xù)亮度圖像的實時壓縮，幀率達147frame/s。實驗結(jié)果表明Motion JPEG視頻壓縮IP核具有較大的實用價值和廣闊的應用前景。 發(fā)表于：6/4/2008 賽靈思稱FPGA 將成為TD-SCDMA及LTE 通用平臺核心 廠商新聞,站點首頁,資訊,網(wǎng)絡與通信,EDA及可編程 發(fā)表于：6/2/2008 ?…583584585586587588589590591592…?
