頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 基于CPLD的多普勒聲納回波信號(hào)仿真卡設(shè)計(jì)實(shí)現(xiàn) 介紹一種基于CPLD的多普勒聲納回波信號(hào)仿真卡的設(shè)計(jì)實(shí)現(xiàn)，該板卡作為PXI測(cè)試系統(tǒng)的一個(gè)組成模塊，數(shù)據(jù)交換基于PXI總線，使用S5920實(shí)現(xiàn)總線控制，利用CPLD實(shí)現(xiàn)板卡的時(shí)序邏輯控制，外圍電路包括信號(hào)調(diào)理與匹配電路、DDS電路、A/D采集電路、高速FIFO存儲(chǔ)電路、D/A轉(zhuǎn)換電路等。重點(diǎn)介紹了CPLD內(nèi)部功能模塊的實(shí)現(xiàn)。該設(shè)計(jì)已成功應(yīng)用于多普勒聲納的PXI測(cè)試系統(tǒng)中。 發(fā)表于：7/28/2008 基于FPGA的JPEG解碼器設(shè)計(jì)與實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,多媒體 發(fā)表于：7/28/2008 一種脈沖多普勒雷達(dá)數(shù)字信號(hào)處理機(jī)的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程,儀器儀表 發(fā)表于：7/28/2008 一種基于ARM及FPGA的新型智能化航跡儀的設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程 發(fā)表于：7/28/2008 一種提高STN型單色點(diǎn)陣液晶顯示器灰度級(jí)數(shù)的算法 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：7/28/2008 基于FPGA的搬運(yùn)機(jī)器人控制系統(tǒng) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,機(jī)器視覺(jué) 發(fā)表于：7/28/2008 基于組點(diǎn)跳躍的JPEG2000位平面掃描方案 針對(duì)超遙感圖像實(shí)時(shí)壓縮的需求，提出了基于組的像素點(diǎn)跳躍(GBPS)EBCOT掃描方案。該方案可以大幅度提高掃描效率。本設(shè)計(jì)用VHDL編寫(xiě)，目標(biāo)器件為Altera Stratix系列的EP1S25F672C6，模塊穩(wěn)定運(yùn)行在120MHz，平均每個(gè)時(shí)鐘周期可以產(chǎn)生0.95個(gè)上下文信息。 發(fā)表于：7/28/2008 RocketIO幾個(gè)關(guān)鍵問(wèn)題的解決方案 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：7/28/2008 英飛凌CEO稱(chēng)將盡快出售旗下芯片部門(mén)奇夢(mèng)達(dá) 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：7/28/2008 看準(zhǔn)移動(dòng)領(lǐng)域 Intel大舉進(jìn)軍SoC市場(chǎng) 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：7/28/2008 ?…575576577578579580581582583584…?
