??? 摘 要： 介紹了聲納脈沖偵察模塊的測(cè)向測(cè)距原理、硬件設(shè)計(jì)及其實(shí)現(xiàn)。聲納脈沖偵察模塊硬件電路以數(shù)字信號(hào)處理器" title="數(shù)字信號(hào)處理器">數(shù)字信號(hào)處理器為核心，通過可編程門陣列實(shí)現(xiàn)邏輯控制，再配以適當(dāng)?shù)钠獯鎯?chǔ)器及其它外圍電路，從而構(gòu)成一個(gè)嵌入式系統(tǒng)。通過對(duì)設(shè)計(jì)需求的分析，提出了設(shè)計(jì)思路，給出了設(shè)計(jì)的具體方案。本模塊已通過各項(xiàng)指標(biāo)測(cè)試，工作穩(wěn)定、性能優(yōu)良。
??? 關(guān)鍵詞： 聲納脈沖偵察? 測(cè)向測(cè)距? 數(shù)字信號(hào)處理器? 可編程門陣列
?
??? 測(cè)定水下以及水面目標(biāo)的位置是聲納系統(tǒng)的重要任務(wù)，目標(biāo)的位置由目標(biāo)的弦角（或方位角）和距離決定。聲納脈沖偵察模塊作為聲納偵察系統(tǒng)的一部分，擔(dān)負(fù)著測(cè)向和測(cè)距的任務(wù)。聲納脈沖偵察模塊通過測(cè)定三路信號(hào)的時(shí)延差以及時(shí)延差的差來測(cè)定目標(biāo)的方位和距離。
??? 隨著電子技術(shù)的發(fā)展，水聲設(shè)備也加速了更新?lián)Q代的步伐。水聲設(shè)備的發(fā)展方向應(yīng)該是現(xiàn)代化、小型化、智能化，一些原來用硬件實(shí)現(xiàn)的功能可以由軟件來完成，這為功能的更新和發(fā)展提供了極大的便利。正是順應(yīng)這一趨勢(shì)，作者結(jié)合實(shí)際進(jìn)行了聲納脈沖模塊的改造。如圖1所示，聲納脈沖偵察模塊可以分為兩大部分：模擬部分和數(shù)字部分?，F(xiàn)只就聲納脈沖偵察模塊數(shù)字部分的設(shè)計(jì)進(jìn)行闡述。下面介紹聲納脈沖偵察模塊的測(cè)向測(cè)距原理、硬件設(shè)計(jì)及其實(shí)現(xiàn)。
?
1 聲納脈沖偵察模塊測(cè)向測(cè)距原理
??? 目前，被動(dòng)測(cè)距聲納主要有兩種類型：共形陣和拖曳式線列陣，它們都是直線陣。共形陣在艦艇殼體上配置三對(duì)（左、右舷側(cè)各三個(gè)）子陣。陣元" title="陣元">陣元的布放可分為對(duì)稱陣和非對(duì)稱" title="非對(duì)稱">非對(duì)稱陣。對(duì)稱陣的三個(gè)陣元在直線上等間距布放，非對(duì)稱陣的三個(gè)陣元的間距之比是1:2。對(duì)于三元陣來說，對(duì)稱陣和非對(duì)稱陣的測(cè)向、測(cè)距原理是相同的。由于陣型的差異，非對(duì)稱陣和對(duì)稱陣在測(cè)距計(jì)算、距離模糊的范圍、時(shí)延測(cè)量誤差對(duì)測(cè)距誤差的影響等方面也存在差異。
??? 下面以非對(duì)稱陣為例給出測(cè)向測(cè)距原理[1～2]。如圖2所示，設(shè)三元非對(duì)稱陣首中陣元的間距為d，目標(biāo)方位角為θ，目標(biāo)到各陣元的距離分別為r1、r2、r3，其中，r2為要測(cè)定的目標(biāo)距離r。
?
??? 在極坐標(biāo)系中，設(shè)目標(biāo)的坐標(biāo)為S(r,θ)，三個(gè)陣元的坐標(biāo)分別為1：（d,0)，2:(0，0),3:(2d,π),聲速為c，目標(biāo)信號(hào)到達(dá)各個(gè)陣元的時(shí)延差分別為τ12、τ23、τ13。其中，τ12表示陣元1、2接收信號(hào)的時(shí)間差，τ23表示陣元2、3接收信號(hào)的時(shí)間差，陣元1、3接收信號(hào)的時(shí)間差τ13為τ12和τ23兩者之和。稍加分析和推導(dǎo)可得到在遠(yuǎn)場(chǎng)的目標(biāo)方位的近似公式為：
??? 
2 設(shè)計(jì)需求分析
2.1 聲納脈沖偵察模塊的主要任務(wù)
??? 聲納脈沖偵察模塊需要完成的任務(wù)主要為：在搜索狀態(tài)下實(shí)時(shí)檢測(cè)聲納脈沖的到達(dá)，并快速測(cè)量聲納脈沖的頻率和目標(biāo)的方位；在跟蹤狀態(tài)下，進(jìn)一步解算出目標(biāo)的距離以及聲納脈沖的重復(fù)周期，給出置信度。
2.2 輸入輸出接口
??? 聲納脈沖模塊的輸入信息包括：左右舷的艏、舯、艉共六路已放大濾波的陣元信號(hào)；存儲(chǔ)在EPROM中的陣長、水聽器陣基線和艦艇的艏艉線之間的夾角和誤差修正表；實(shí)時(shí)測(cè)得的水中聲音的傳播速度；跟蹤命令。輸出信息包括：搜索狀態(tài)和跟蹤狀態(tài)顯示信息；解算出的頻率、方位、距離等數(shù)據(jù)；故障自檢結(jié)果。
2.3 軟件對(duì)硬件的要求
??? 按照偵察模塊功能要求，系統(tǒng)軟件的工作主要由三個(gè)進(jìn)程構(gòu)成，如圖3所示。系統(tǒng)平時(shí)工作在實(shí)時(shí)檢測(cè)進(jìn)程；一旦檢測(cè)到聲納脈沖，系統(tǒng)就進(jìn)入數(shù)據(jù)存儲(chǔ)" title="數(shù)據(jù)存儲(chǔ)">數(shù)據(jù)存儲(chǔ)進(jìn)程，將由模/數(shù)轉(zhuǎn)換器輸入的數(shù)據(jù)存入存儲(chǔ)器；完成數(shù)據(jù)存儲(chǔ)之后進(jìn)入數(shù)據(jù)解算進(jìn)程，解算之后的結(jié)果輸出給顯控臺(tái)，然后重新進(jìn)入檢測(cè)進(jìn)程。上述過程將一直循環(huán)往復(fù)。
?
2.3.1 實(shí)時(shí)檢測(cè)計(jì)算量
??? 在實(shí)時(shí)檢測(cè)進(jìn)程中，外部六路陣元輸入信號(hào)由模/數(shù)轉(zhuǎn)換器進(jìn)行同步并行采樣。根據(jù)系統(tǒng)要求，每路采樣頻率為1MHz。數(shù)字信號(hào)處理器在進(jìn)行實(shí)時(shí)檢測(cè)時(shí)要對(duì)數(shù)據(jù)進(jìn)行降采樣處理，使采樣頻率降為100kHz。數(shù)字信號(hào)處理器對(duì)其中的四路信號(hào)（左右舷的艏艉通道）進(jìn)行實(shí)時(shí)自適應(yīng)線譜增強(qiáng)（ALE）運(yùn)算，以檢測(cè)聲納脈沖。根據(jù)算法分析，計(jì)算單路ALE約需要300個(gè)指令周期，四通道共需1200個(gè)指令周期，若采樣頻率為100kHz，則數(shù)字信號(hào)處理器的運(yùn)算能力應(yīng)大于120MIPS。
2.3.2? 數(shù)據(jù)存儲(chǔ)量
??? 當(dāng)檢測(cè)到信號(hào)時(shí)，數(shù)字信號(hào)處理器開始將六路數(shù)據(jù)中的三路（左舷或右舷的艏、舯、艉陣元）存入數(shù)據(jù)存儲(chǔ)器中。存儲(chǔ)單元的大小是由解算所需的最大數(shù)據(jù)量、系統(tǒng)的采樣速率、三路信號(hào)間的最大延時(shí)等因素決定的。假設(shè)陣長D＝45m，取聲速c＝1500m/s，則在±60°扇面內(nèi)，艏艉陣元之間信號(hào)到達(dá)的最大延時(shí)為：
??? 
??? 若系統(tǒng)的采樣速率為1MSPS，系統(tǒng)解算數(shù)據(jù)至少需要30ms長的樣本，則在數(shù)據(jù)存儲(chǔ)過程中至少要存儲(chǔ)的數(shù)據(jù)量（從信號(hào)到達(dá)時(shí)刻算起）為：
??? 
2.3.3? 數(shù)據(jù)解算運(yùn)算量
??? 數(shù)據(jù)存儲(chǔ)完畢后，數(shù)字信號(hào)處理器開始進(jìn)行參數(shù)的解算。解算內(nèi)容主要包括：粗測(cè)時(shí)延、頻率估計(jì)、相位估計(jì)、目標(biāo)跟蹤關(guān)聯(lián)等。數(shù)字信號(hào)處理器在解算過程中不再響應(yīng)外部的中斷，此時(shí)是系統(tǒng)工作的盲區(qū)。根據(jù)聲納使用要求，這個(gè)盲區(qū)越小越好，這意味著主處理器的運(yùn)算速度越大越好。據(jù)粗略估計(jì)，若要求盲區(qū)為100毫秒，則160MHz的處理器是能夠完成任務(wù)的。
2.4 輸入信號(hào)動(dòng)態(tài)范圍
??? 根據(jù)環(huán)境噪聲譜級(jí)的分析，系統(tǒng)背景噪聲的動(dòng)態(tài)范圍不超過42dB，再考慮到信噪比要大于13dB，系統(tǒng)輸入的動(dòng)態(tài)范圍應(yīng)大于55dB，則ADC的精度應(yīng)該不低于10比特。
3? 硬件設(shè)計(jì)方案
??? 本系統(tǒng)硬件電路采用模塊化的設(shè)計(jì)方案，如圖4所示。按照功能大致可以分為四個(gè)大的模塊：模/數(shù)轉(zhuǎn)換模塊、邏輯控制模塊、數(shù)字信號(hào)處理器模塊、數(shù)據(jù)存儲(chǔ)模塊。下面就各個(gè)模塊的功能及實(shí)現(xiàn)方法進(jìn)行詳細(xì)介紹。
3.1 模/數(shù)轉(zhuǎn)換模塊
??? 模/數(shù)轉(zhuǎn)換模塊的功能是完成信號(hào)從模擬形式到數(shù)字形式的轉(zhuǎn)換。如圖4所示，模/數(shù)轉(zhuǎn)換器通過邏輯控制芯片" title="控制芯片">控制芯片與數(shù)字信號(hào)處理器相連接。模/數(shù)轉(zhuǎn)換器的轉(zhuǎn)換需要的時(shí)鐘由邏輯控制芯片對(duì)數(shù)字信號(hào)處理器的時(shí)鐘輸出信號(hào)進(jìn)行分頻得到。
?
??? 由前面的分析可知，模/數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速率需要在1MSPS以上，轉(zhuǎn)換精度不能低于10比特。這里選用TI公司的THS1206，其主要特性為：精度為12比特；總的采樣速率為6MSPS；可四路同步采樣。其它特性可參見參考文獻(xiàn)[3]。
3.2 邏輯控制模塊
??? 邏輯控制模塊的功能包括模/數(shù)轉(zhuǎn)換器的設(shè)置；模/數(shù)轉(zhuǎn)換器數(shù)據(jù)的輸入接口；9比特聲速數(shù)據(jù)的輸入接口；1比特的控制線輸入接口；1比特的故障自檢信號(hào)接口；靜態(tài)RAM與主處理器的接口。在邏輯控制芯片上實(shí)現(xiàn)了一塊雙口數(shù)據(jù)RAM，用以實(shí)現(xiàn)解算數(shù)據(jù)的存儲(chǔ)。本系統(tǒng)中的邏輯控制芯片選用Altera公司的FLEX10K系列器件中的EPF10K10AI144－3，其主要特性如下：邏輯門數(shù)為10,000，最高工作速率為125MHz。其它特性可參見參考文獻(xiàn)[4]。
3.3? 數(shù)字信號(hào)處理器模塊
??? 數(shù)字信號(hào)處理器是本系統(tǒng)的核心，由它完成各種控制、檢測(cè)和解算等。數(shù)字信號(hào)處理器在實(shí)時(shí)檢測(cè)過程中實(shí)現(xiàn)對(duì)信號(hào)的檢測(cè)。當(dāng)檢測(cè)到聲納脈沖時(shí)，系統(tǒng)轉(zhuǎn)入數(shù)據(jù)存儲(chǔ)進(jìn)程，這時(shí)數(shù)字信號(hào)處理器負(fù)責(zé)進(jìn)行數(shù)據(jù)存儲(chǔ)的控制；當(dāng)數(shù)據(jù)存儲(chǔ)結(jié)束時(shí)，系統(tǒng)進(jìn)行數(shù)據(jù)的解算，數(shù)字信號(hào)處理器從片外RAM中讀取數(shù)據(jù)，完成解算，并負(fù)責(zé)將結(jié)果輸出。本系統(tǒng)選用TI公司生產(chǎn)的TMS320VC5416－160芯片，其主要特性如下：指令周期峰值運(yùn)算速度達(dá)160MIPS；128K×16的片內(nèi)RAM；16bit定點(diǎn)DSP；8M程序/64K數(shù)據(jù)存儲(chǔ)空間。其它特性可參見參考文獻(xiàn)[5]。
3.4 數(shù)據(jù)存儲(chǔ)模塊
??? 數(shù)據(jù)存儲(chǔ)模塊由靜態(tài)RAM構(gòu)成，完成數(shù)據(jù)的存儲(chǔ)。根據(jù)數(shù)據(jù)存儲(chǔ)容量，選用Cypress公司生產(chǎn)的CY7C1041BV33-Z15芯片，其最快存儲(chǔ)速度為15ns。其它特性可參見參考文獻(xiàn)[6]。
??? 另外，其它部分還包括：邏輯控制芯片初始化所需的EEPROM；存放數(shù)字信號(hào)處理器工作程序的EEPROM；電源管理模塊，用以實(shí)現(xiàn)電源的管理；一片EPROM，其中存有陣長、水聽器基線與艦艇艏艉線之間的夾角和誤差修正信息。
4 系統(tǒng)的工作流程
??? 首先是數(shù)字信號(hào)處理器引導(dǎo)自己的程序，對(duì)其內(nèi)部進(jìn)行各種設(shè)置、對(duì)各種寄存器進(jìn)行初始化及內(nèi)部自檢，同時(shí)邏輯控制芯片引導(dǎo)程序進(jìn)行初始化。初始化以后進(jìn)行板級(jí)自檢，由TMS320VC5416完成。自檢的內(nèi)容包括：片外的靜態(tài)RAM（CY7C1041）、片外的EPROM（2716）、模/數(shù)轉(zhuǎn)換器（THS1206）等是否工作正常。完成自檢后，將自檢的結(jié)果通過邏輯控制芯片輸出。板級(jí)自檢之后的工作是讀入聲速參數(shù)及從EPROM（2716）中讀進(jìn)所需的參數(shù)。上述工作完成之后，系統(tǒng)就進(jìn)入如圖3所示的工作進(jìn)程中。
5 實(shí)驗(yàn)結(jié)果
??? 在實(shí)驗(yàn)室里，用電信號(hào)目標(biāo)模擬器測(cè)試聲納脈沖偵察模塊的性能，輸出結(jié)果顯示在顯控臺(tái)。表1和表2分別給出了方位和距離測(cè)量實(shí)驗(yàn)的結(jié)果。實(shí)驗(yàn)結(jié)果的測(cè)量條件為：6級(jí)海況，信噪比為20dB，聲速為1500m/s，目標(biāo)距離為15km，起始方位為30°，每秒遞增0.2°，脈寬為200ms，脈沖重復(fù)周期為4s。顯控臺(tái)上頻率的顯示只精確到0.1kHz，而實(shí)際測(cè)頻誤差小于1%，所以對(duì)4kHz、8kHz、12kHz的信號(hào)進(jìn)行頻率測(cè)量時(shí)，顯示的測(cè)量值分別為4.0kHz、8.0kHz、12.0kHz，誤差為0%。
?
??????? 
??? 
??? 脈沖偵察模塊是以TMS320VC5416為核心數(shù)據(jù)處理單元，以FLEX10K10A作為邏輯控制單元的硬件處理系統(tǒng)，具有可靠性高、結(jié)構(gòu)簡單靈活、適應(yīng)性強(qiáng)、運(yùn)算能力強(qiáng)的特點(diǎn)。該聲納脈沖偵察設(shè)計(jì)方案經(jīng)過實(shí)驗(yàn)室的各項(xiàng)性能指標(biāo)測(cè)試，達(dá)到了某型聲納技術(shù)條件規(guī)定的各項(xiàng)要求，工作穩(wěn)定、性能優(yōu)良。
參考文獻(xiàn)
1 田 坦，劉國枝，孫大軍.聲納技術(shù).哈爾濱：哈爾濱工程大學(xué)出版社，2000
2 李啟虎. 聲納信號(hào)處理引論.北京：海洋出版社，1985
3 THS1206 12-BIT 6 MSPS.Simultaneous Sampling Analog to?Digital Converters，2000.11
4 FLEX 10K Embedded Programmable Logic Device Family? Data Sheet.Altera Corporation, March 2001
5 TMS320VC5416 Fixed-Point Digital Signal Processor Data? Manual.TI,December 2001
6 CY7C1041BV33 Datasheet.Cypress Semiconductor Corporation，July 2000