夜夜爽狠狠天天婷婷,亚洲伊人成无码综合网,国产乱子伦无码精品小说

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

Xilinx推出革命性的新型靈活應(yīng)變計算產(chǎn)品

自適應(yīng)和智能計算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)），今天宣布推出一款超越FPGA功能的突破性新型產(chǎn)品，名為ACAP（Adaptive Compute Acceleration Platform，靈活應(yīng)變計算加速平臺）。ACAP 是一個高度集成的多核異構(gòu)計算平臺，能根據(jù)各種應(yīng)用與工作負(fù)載的需求從硬件層對其進行靈活修改。ACAP 可在工作過程中進行動態(tài)調(diào)節(jié)的靈活應(yīng)變能力，實現(xiàn)了 CPU 與 GPU 所無法企及的性能與性能功耗比。

發(fā)表于：3/20/2018

基于分段多項式近似的DDFS研究及FPGA實現(xiàn)

提出一種直接數(shù)字頻率合成器(DDFS)的設(shè)計方法，采用分段多項式近似的算法模型代替?zhèn)鹘y(tǒng)的查找表方式，實現(xiàn)相位至余弦幅度的映射。選擇擬合余弦函數(shù)均方誤差最小的兩段四階偶次冪多項式，使在合成信號的無雜散動態(tài)范圍(SFDR)達到最大(94.98 dBc)。然后基于FPGA實現(xiàn)了相幅映射為14位輸入位寬結(jié)構(gòu)的DDFS，對實現(xiàn)該方法定點量化的數(shù)字系統(tǒng)進行了分析和優(yōu)化，結(jié)果表明，量化后的DDFS輸出信號幅度的絕對誤差小于2.6×10-4，SFDR約93 dBc，接近理論上的SFDR上界。該研究工作為下一代天基感應(yīng)式磁力儀的高精度在軌定標(biāo)信號源提供一種可能的新方法。

發(fā)表于：3/20/2018

學(xué)界 | 新型循環(huán)神經(jīng)網(wǎng)絡(luò)IndRNN：可構(gòu)建更長更深的RNN（附GitHub實現(xiàn)）

近日，澳大利亞伍倫貢大學(xué)聯(lián)合電子科技大學(xué)提出一種新型的循環(huán)神經(jīng)網(wǎng)絡(luò) IndRNN，不僅可以解決傳統(tǒng) RNN 所存在的梯度消失和梯度爆炸問題，還學(xué)習(xí)長期依賴關(guān)系；此外，借助 relu 等非飽和激活函數(shù)，訓(xùn)練之后 IndRNN 會變得非常魯棒，并且通過堆疊多層 IndRNN 還可以構(gòu)建比現(xiàn)有 RNN 更深的網(wǎng)絡(luò)。實驗結(jié)果表明，與傳統(tǒng)的 RNN 和 LSTM 相比，使用 IndRNN 可以在各種任務(wù)中取得更好的結(jié)果。同時本文還給出了 IndRNN 的 TensorFlow 實現(xiàn)，詳見文中 GitHub 鏈接。

發(fā)表于：3/20/2018

4年，1500名工程師，如何變革整個FPGA行業(yè)？

2018年1月29日，全球最大的 FPGA 廠商Xilinx（賽靈思）迎來了公司歷史上第四任CEO，Victor Peng，他也是賽靈思公司歷史上首位華人CEO。對于賽靈思來說，Victor Peng先生并不是一個新人。

發(fā)表于：3/20/2018

全球AI芯片新軍竄起 FPGA陣營挑戰(zhàn)GPU勢力

由于NVIDIA GPU平行運算適用于人工智能(AI)深度學(xué)習(xí)，近年躍升為AI芯片領(lǐng)頭羊，氣勢完全壓過CPU雙雄英特爾(Intel)及超微(AMD)，但隨著擁有靈活彈性的現(xiàn)場可編程閘陣列(FPGA)芯片效能、功耗及運算能力提升，重金買下FPGA大廠Altera、全面啟動芯片整合的英特爾，以及傳出是博通(Broadcom)最新購并對象的賽靈思(Xilinx)，恐將力阻NVIDIA獨大之路，加上Google、亞馬遜(Amazon)與蘋果(Apple)積極投入芯片開發(fā)，各式ASIC芯片百花齊放，2018年AI芯片激戰(zhàn)可期。

發(fā)表于：3/19/2018

博通正式放棄收購高通或瞄準(zhǔn)芯片廠商賽靈思

據(jù)彭博社報道，博通（Broadcom）在遭到美國政府反對后，最終放棄了對高通（Qualcomm ）的收購計劃。據(jù)悉，博通將于本周三正式發(fā)布聲明。在收購高通這件事上執(zhí)著了4個月后，博通最終只能放棄。消息人士稱，此前提名的高通懂事人選將全部推出股東大會選舉，博通放棄對高通發(fā)起的代理權(quán)爭奪戰(zhàn)。

發(fā)表于：3/16/2018

“老司機”十年FPGA從業(yè)經(jīng)驗總結(jié)

大學(xué)時代第一次接觸FPGA至今已有10多年的時間,至今記得當(dāng)初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當(dāng)時由于沒有接觸到HDL硬件描述語言,設(shè)計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。

發(fā)表于：3/14/2018

Xilinx 面向未來光纖網(wǎng)絡(luò)的突破性技術(shù)與產(chǎn)品亮相OFC 2018

公司演示了FPGA業(yè)界首項計劃在 7nm 產(chǎn)品應(yīng)用的112G PAM4 收發(fā)器技術(shù)，并宣布 Virtex UltraScale+ 系列新增 58G PAM4 FPGA 產(chǎn)品

發(fā)表于：3/14/2018

Xilinx 與 Barefoot Networks展示面向5G 的可編程性與可視性需求

中國北京— All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)），與 Barefoot Networks 聯(lián)袂演示了可幫助網(wǎng)絡(luò)運營商以納秒級精細粒度對每個數(shù)據(jù)包實現(xiàn)可視性的端到端網(wǎng)絡(luò)性能監(jiān)控解決方案。Barefoot Networks 是首創(chuàng)全球最快速 P4 可編程 6.5Tb/s 以太網(wǎng)交換機 ASIC -- Tofino 的公司，同時還是推出了全球首款能幫助用戶全面了解其網(wǎng)絡(luò)中每個數(shù)據(jù)包傳輸情況的網(wǎng)絡(luò)監(jiān)控系統(tǒng)的公司。

發(fā)表于：3/7/2018

Xilinx 與 Barefoot Networks 聯(lián)袂展示面向5G 網(wǎng)絡(luò)無與倫比的可編程性與可視性需求

2018年3月5日，中國北京— All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.，(NASDAQ:XLNX)），與 Barefoot Networks 聯(lián)袂演示了可幫助網(wǎng)絡(luò)運營商以納秒級精細粒度對每個數(shù)據(jù)包實現(xiàn)可視性的端到端網(wǎng)絡(luò)性能監(jiān)控解決方案。Barefoot Networks 是首創(chuàng)全球最快速 P4 可編程 6.5Tb/s 以太網(wǎng)交換機 ASIC -- Tofino 的公司，同時還是推出了全球首款能幫助用戶全面了解其網(wǎng)絡(luò)中每個數(shù)據(jù)包傳輸情況的網(wǎng)絡(luò)監(jiān)控系統(tǒng)的公司。

發(fā)表于：3/5/2018