頭條 高多層電路板的IIC電路設計 IIC（Inter IC Bus）協(xié)議是一種廣泛應用于嵌入式系統(tǒng)中的同步半雙工通信協(xié)議。隨著電子設備的復雜性不斷增加，高多層電路板設計變得越來越普遍。在高多層電路板中實現(xiàn)可靠的IIC通信，需要綜合考慮布線策略、電源設計、抗干擾措施等多個方面。本文將結(jié)合IIC協(xié)議的基本原理和高多層電路板設計的特點，探討如何優(yōu)化IIC電路設計。 最新資訊 Marvell 發(fā)布多端口多速率千兆車載以太網(wǎng)交換機芯片 （北京 - 2019 年 9 月27日）- Marvell（NASDAQ：MRVL）近日宣布推出新一代具備多速率千兆路由吞吐能力的高端口數(shù)、超低延遲車載交換機芯片系列。新系列創(chuàng)新產(chǎn)品包含業(yè)界首個高端口匯聚交換機芯片，可為所有端口提供千兆性能，從而實現(xiàn)高級駕駛輔助系統(tǒng) （ADAS）中安全關鍵傳感器數(shù)據(jù)的匯聚以及高速PCIe主機上行鏈路的數(shù)據(jù)傳輸。Marvell最新車載產(chǎn)品中還有一款頗具差異化的交換機芯片，它集成了100BASE-T1 PHY、先進路由及安全功能，可在大型網(wǎng)關應用場合中連接多個域控制器。 發(fā)表于：9/28/2019 EDA已成為中國集成電路的命門所在！國產(chǎn)EDA究竟如何追趕國際水平？ 1994年“巴黎統(tǒng)籌委員會”正式宣告后，國外EDA公司取消了對中國的禁運，中國急于快速發(fā)展集成電路產(chǎn)業(yè)，卻又無暇補上設計方法學這一堂課，對國外的EDA公司的依賴性也就一直延續(xù)到了現(xiàn)在。 發(fā)表于：9/28/2019 臺積電自研小芯片 This面世,使用最好的 7nm工藝 VLSI Symposium（超大規(guī)模集成電路研討會）期間，臺積電展示了自己設計的一顆小芯片（chiplet）This。 發(fā)表于：9/27/2019 從AI Chip到AI Chiplet 最近，chiplet這個概念熱了起來，從DARPA的CHIPS項目到Intel的Foveros，都把chiplet看成是未來芯片的重要基礎技術。簡單來說，chiplet技術就是像搭積木一樣，把一些預先生產(chǎn)好的實現(xiàn)特定功能的芯片裸片（die）通過先進的集成技術（比如3D integration）集成封裝在一起形成一個系統(tǒng)芯片。而這些基本的裸片就是chiplet。從這個意義上來說，chiplet就是一個新的IP重用模式。未來，以chiplet模式集成的芯片會是一個“超級”異構(gòu)系統(tǒng)，可以為AI計算帶來更多的靈活性和新的機會。 發(fā)表于：9/27/2019 Chiplet革命來臨，你了解嗎？ 小芯片的發(fā)展對無晶圓廠初創(chuàng)公司有所助力，在DARPA資助的電子復興計劃里也占據(jù)著重要地位。 發(fā)表于：9/27/2019 如何看待臺積電的自研Chiplet芯片“This” 在7月初于日本京都舉辦的VLSI Symposium(超大規(guī)模集成電路研討會)期間，臺積電展示了自己設計的一顆小芯片(chiplet)“This”。 官方的基本參數(shù)上，披露了該芯片采用7nm工藝，4.4x6.2mm（27.28 mm²），CoWos（晶圓基底封裝），雙芯片結(jié)構(gòu)，其一內(nèi)建4個Cortex A72核心，另一內(nèi)建6MiB三緩。 發(fā)表于：9/27/2019 東芝推出高壓雙通道螺線管驅(qū)動器IC 中國 上海，2019年9月26日——東芝電子元件及存儲裝置株式會社（“東芝”）今日宣布，推出雙通道螺線管驅(qū)動器IC“TB67S112PG”，其可實現(xiàn)高壓低導通電阻驅(qū)動。該產(chǎn)品于今天開始批量生產(chǎn)。 發(fā)表于：9/27/2019 Chiplet專題 Chiplet的概念其實很簡單，就是硅片級別的重用。從系統(tǒng)端出發(fā)，首先將復雜功能進行分解，然后開發(fā)出多種具有單一特定功能、可相互進行模塊化組裝的裸芯片，如實現(xiàn)數(shù)據(jù)存儲、計算、信號處理、數(shù)據(jù)流管理等功能，并最終以此為基礎，建立一個Chiplet的芯片網(wǎng)絡。 發(fā)表于：9/26/2019 阿里AI芯片含光800問世 號稱全球最強 今天的杭州云棲大會上，達摩院院長張建鋒現(xiàn)場重磅展示了一款全球最強的AI芯片——含光800。這顆自研芯片的問世，可以說給國產(chǎn)芯片史上留下了濃墨重彩的一筆。 發(fā)表于：9/26/2019 AMD Zen3架構(gòu)第三代霄龍曝光：單芯片集成15個Die AMD不久前剛剛發(fā)布了代號Rome(羅馬)第二代EPYC霄龍?zhí)幚砥?，擁?nm工藝和Zen 2架構(gòu)，而且采用了chiplet小芯片設計，集成最多八個CPU Die和一個IO Die設計非常獨特。 發(fā)表于：9/25/2019 ?…152153154155156157158159160161…?
