頭條 Microchip宣布對FPGA產(chǎn)品降價30% 5月20日消息,據(jù)EEnews europe報道,芯片大廠Microchip已將其 Polarfire FPGA 和片上系統(tǒng) (SoC) 的價格降大幅低了30%。 最新資訊 嵌入式多核系統(tǒng)風起云涌,IAR強大工具化繁為簡 嵌入式領(lǐng)域的智能化發(fā)展將加快引入新質(zhì)生產(chǎn)力和新的架構(gòu)體系,這將帶來在汽車、工業(yè)、醫(yī)療和其他高端應(yīng)用的不斷創(chuàng)新,提高其產(chǎn)品性能、數(shù)據(jù)處理能力和智能化程度,為這些應(yīng)用市場帶來廣泛的機會和發(fā)展空間。企業(yè)也需要加強技術(shù)創(chuàng)新和產(chǎn)業(yè)升級,滿足消費者日益增長的需求。 發(fā)表于:6/7/2024 應(yīng)“聲”而至,安森美助力重塑助聽器市場格局 隨著美國OCT助聽器法案的發(fā)起及實施,OCT助聽器及輔聽市場持續(xù)升溫,吸引眾多新玩家入場,助聽器市場快速發(fā)展,市場格局也迎來變機。 發(fā)表于:6/6/2024 Microchip推出TimeProvider® XT擴展系統(tǒng),實現(xiàn)向現(xiàn)代同步和授時系統(tǒng)架構(gòu)遷移 關(guān)鍵基礎(chǔ)設(shè)施通信網(wǎng)絡(luò)需要高精度、高彈性的同步和授時,但隨著時間的推移,這些系統(tǒng)會逐漸老化,必須遷移到更現(xiàn)代化的架構(gòu)。Microchip (微芯科技公司)今日(2024年6月4日)宣布推出新型TimeProvider®XT 擴展系統(tǒng)。該系統(tǒng)是扇出機架,搭配冗余TimeProvider 4100 主時鐘使用,可將傳統(tǒng)BITS/SSU設(shè)備遷移到模塊化的彈性架構(gòu)中。TimeProvider XT為運營商提供了替換現(xiàn)有SONET/SDH頻率同步設(shè)備的明確途徑,同時增加了對5G網(wǎng)絡(luò)至關(guān)重要的授時和相位功能。 發(fā)表于:6/5/2024 融合功能安全,打造先進的汽車HMI設(shè)計 功能安全是汽車系統(tǒng)的一個關(guān)鍵設(shè)計考量,對于制動、轉(zhuǎn)向以及高級駕駛輔助系統(tǒng)(ADAS)等安全關(guān)鍵功能尤為重要。為降低汽車的整個生命周期中的風險和系統(tǒng)潛在故障,全球監(jiān)管機構(gòu)針對自動駕駛汽車(AV)和ADAS技術(shù)逐步實施更嚴格的安全標準。這一趨勢推動了功能安全原則在整個開發(fā)過程中的貫徹,包括半導(dǎo)體的設(shè)計和制造。 發(fā)表于:5/31/2024 Microchip發(fā)布TimeProvider® 4100主時鐘V2.4 版固件 公用事業(yè)、交通和移動網(wǎng)絡(luò)等關(guān)鍵基礎(chǔ)設(shè)施依賴時間來實現(xiàn)網(wǎng)絡(luò)同步。時間的主要來源是全球衛(wèi)星定位系統(tǒng)(GPS)等國家授時系統(tǒng),但 GPS 信號容易受到干擾和欺騙攻擊。為了繼續(xù)為關(guān)鍵基礎(chǔ)設(shè)施運營商提供安全的授時解決方案,Microchip Technology (微芯科技公司)今日(2024年5月23日)發(fā)布 TimeProvider® 4100 主時鐘V2.4 版固件,其具有嵌入式 BlueSky? 防火墻功能,可在將信號用作時間基準之前檢測潛在威脅并驗證GNSS。 發(fā)表于:5/30/2024 億芯公司發(fā)布高性能可編程SoC/SIP系列新品 近日,無錫中微億芯有限公司在瑞廷西郊酒店舉辦了"融核造芯 智創(chuàng)未來" 高性能可編程SoC/SIP系列新品發(fā)布會,隆重發(fā)布了ARM A9處理器SoC Z7,及以7系列FPGA為核心的SIP電路。本次會議邀請了眾多業(yè)內(nèi)知名企業(yè)、科研院所相關(guān)技術(shù)領(lǐng)域的專家,共同探討和展望這一關(guān)鍵技術(shù)的未來發(fā)展趨勢。 發(fā)表于:5/30/2024 新加坡企業(yè)Bridgetek攜手世強硬創(chuàng) 摘要:Bridgetek MCU具備出色的互連功能和高數(shù)據(jù)速率,以滿足各種復(fù)雜場景下的數(shù)據(jù)處理和傳輸需求。 發(fā)表于:5/28/2024 一種低峰均功率比的數(shù)字梳狀譜模塊設(shè)計 為了提高多通道接收機的通道間誤差校準效率,設(shè)計并實現(xiàn)了一種低峰均功率比的數(shù)字梳狀譜校準源模塊。該模塊基于FPGA+DAC的硬件結(jié)構(gòu),采用軟件DDS原理方式來產(chǎn)生梳狀譜信號。為了降低梳狀譜信號的峰均功率比,利用遺傳算法對信號的各個子載波的初始相位進行了優(yōu)化,計算出一組優(yōu)于代數(shù)次優(yōu)解的初始相位組合,將峰均功率比從次優(yōu)解的4.98 dB降低到了3.98 dB,同時提高了梳狀譜信號的子載波功率和帶外雜散抑制,優(yōu)化了梳狀譜模塊的信號質(zhì)量。該模塊在梳狀譜信號輸出范圍170 MHz~230 MHz,頻譜間隔1 MHz情況下,子載波功率為-35.5 dBm,帶外雜散抑制為64 dBc,完全滿足校準源指標要求。 發(fā)表于:5/27/2024 基于FPGA的視頻圖像去霧算法的優(yōu)化與實現(xiàn) 在惡劣天氣條件下采集的圖像存在對比度差、清晰度下降等問題。圖像質(zhì)量的惡化制約著計算機視覺的準確性和自動化任務(wù)的效率。給出了一種基于限制對比度自適應(yīng)直方圖均衡(Contrast Limited Adaptive Histogram Equalization, CLAHE)與改進多尺度Retinex (Multi-Scale retinex,MSR)的圖像去霧算法。該算法將輸入的含霧降質(zhì)圖像先經(jīng)過CLAHE算法處理,再用MSR算法處理,對圖像MSR算法處理時,引入Gamma校正因子估計入射光,并對算法中的環(huán)繞函數(shù)進行優(yōu)化。結(jié)果表明,所提出算法處理后的圖像相比原圖,圖像的信息熵、平均梯度和標準差等方面均有提升;并設(shè)計硬件電路,成功在FPGA上演示了視頻實時去霧,提高了視頻圖像去霧的實時性。對板級資源與功能消耗進行了數(shù)字化的分析,證明所設(shè)計硬件系統(tǒng)屬于低功耗范疇。 發(fā)表于:5/27/2024 西工大挖出RISC-V SonicBOOM處理器中危漏洞 國內(nèi)首次,西工大挖出 RISC-V SonicBOOM 處理器中危漏洞 發(fā)表于:5/27/2024 ?…9101112131415161718…?