亚洲天堂无码在线视频观看,国产美女又大又黄的视频

MATHWORKS 應(yīng)用基于模型的設(shè)計(jì)為ISO 26262 項(xiàng)目提供定制服務(wù)

MathWorks日前宣布針對(duì) ISO 26262 項(xiàng)目啟動(dòng)專(zhuān)用的基于模型的設(shè)計(jì)的咨詢服務(wù)。現(xiàn)在，汽車(chē)工程師在使用MATLAB和Simulink開(kāi)發(fā)需要滿足 ISO 26262 標(biāo)準(zhǔn)的高完整性嵌入式系統(tǒng)時(shí)，就可以應(yīng)用ISO 26262 流程部署咨詢服務(wù)。

發(fā)表于：3/14/2012

Synopsys為更快速的SoC驗(yàn)證推出下一代驗(yàn)證IP

球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：推出基于全新VIPER架構(gòu)的DiscoveryTM 系列驗(yàn)證知識(shí)產(chǎn)權(quán)（Verification IP，簡(jiǎn)稱(chēng)VIP）。它完全采用SystemVerilog語(yǔ)言編寫(xiě)，并對(duì)UVM、VMM和OVM方法學(xué)提供原生性支持；因此Discovery VIP為加快并簡(jiǎn)化最復(fù)雜系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)的驗(yàn)證工作提供了內(nèi)在性能、易用性及可擴(kuò)展性。

發(fā)表于：3/14/2012

SpringSoft推出第三代偵錯(cuò)平臺(tái)Verdi3,大幅提高驗(yàn)證生產(chǎn)力

全球EDA領(lǐng)導(dǎo)廠商SpringSoft公司，今天發(fā)表該公司第三代自動(dòng)化IC設(shè)計(jì)偵錯(cuò)產(chǎn)品。新的Verdi3產(chǎn)品讓用戶借由自定功能、定制環(huán)境以及增強(qiáng)工具間的互操作性來(lái)建立完整的IC偵錯(cuò)平臺(tái)，該產(chǎn)品同時(shí)也具備新一代軟件架構(gòu)以增加產(chǎn)品效能與容量的提升。

發(fā)表于：3/8/2012

大型直線稀疏陣列的迭代FFT算法優(yōu)化

提出了一種基于迭代FFT算法的大型直線稀疏陣列（可放置陣元的柵格數(shù)為1 000）的旁瓣電平優(yōu)化方法，并給出了詳細(xì)的優(yōu)化步驟。在給定的旁瓣約束條件下，利用陣列因子與陣元激勵(lì)之間存在的傅里葉變換關(guān)系，對(duì)不同的初始隨機(jī)陣元激勵(lì)分別進(jìn)行迭代循環(huán)來(lái)降低稀疏陣列的旁瓣電平。在迭代過(guò)程中，根據(jù)稀疏率將陣元激勵(lì)按幅度大小置1置0來(lái)完成陣列稀疏。仿真實(shí)驗(yàn)證明了該方法的高效性和穩(wěn)健性。

發(fā)表于：3/7/2012

Altium推出Altium Designer 12

下一代電子設(shè)計(jì)軟件與服務(wù)開(kāi)發(fā)商Altium公司近日宣布推出Altium Designer 12，這是其廣受贊譽(yù)的一體化電子設(shè)計(jì)解決方案Altium Designer 的最新版本。Altium Designer 12在德國(guó)紐倫堡舉行的嵌入式系統(tǒng)暨應(yīng)用技術(shù)論壇上發(fā)布，距AltiumLive和新Altium Designer 10平臺(tái)的初次發(fā)布為時(shí)一年。

發(fā)表于：3/5/2012

SpringSoft與Synopsys運(yùn)用偵錯(cuò)技術(shù)加速系統(tǒng)芯片的通訊協(xié)議驗(yàn)證

全球EDA領(lǐng)導(dǎo)廠商SpringSoft與Synopsys，今日共同宣布他們建立SpringSoft Verdi自動(dòng)偵錯(cuò)系統(tǒng)與Synopsys的通訊協(xié)議分析器（Protocol Analyzer）之間的緊密連結(jié)。作為Synopsys Discovery VIP家族的一部分，Synopsys的通訊協(xié)議分析器能讓工程師快速了解、鑒別設(shè)計(jì)中的通訊協(xié)議并進(jìn)行偵錯(cuò)。透過(guò)這個(gè)連結(jié)，鑒別出的通訊協(xié)議違例和錯(cuò)誤能夠無(wú)縫地傳送至Verdi的偵錯(cuò)環(huán)境中，以進(jìn)行信號(hào)層的詳細(xì)分析，并快速地找出造成違例及錯(cuò)誤的源頭。

發(fā)表于：2/29/2012

AutoCAD垂直產(chǎn)品的文字鏡像問(wèn)題處理

鏡像對(duì)創(chuàng)建對(duì)稱(chēng)的對(duì)象非常有用，因?yàn)榭梢钥焖俚乩L制半個(gè)對(duì)象，然后將其鏡像，而不必繪制整個(gè)對(duì)象。但有時(shí)候，希望圖形翻轉(zhuǎn)但是其中包含的文字并不反轉(zhuǎn)，那么就需要有一點(diǎn)點(diǎn)技巧。

發(fā)表于：2/29/2012

BOOST電路的PSpice仿真分析

本文應(yīng)用PSpice對(duì)BOOST電路的全部工作過(guò)程進(jìn)行了仿真，對(duì)電路中儲(chǔ)能元件的各種工作狀態(tài)進(jìn)行了分析，并從能量傳遞角度闡述了電路狀態(tài)轉(zhuǎn)換的本質(zhì)原因，加深了對(duì)BOOST電路全部工作狀態(tài)的理解。

發(fā)表于：2/28/2012

視頻圖像振動(dòng)測(cè)試技術(shù)應(yīng)用研究

介紹了基于普通USB數(shù)碼攝像頭與PC機(jī)作為硬件設(shè)備的視頻圖像振動(dòng)測(cè)試技術(shù)，并采用該技術(shù)識(shí)別了索模型的一階、二階模態(tài)參數(shù)?；贛atlab軟件編制相應(yīng)程序，獲取結(jié)構(gòu)振動(dòng)的位移時(shí)程曲線，采用模態(tài)分析確定索模型的一階、二階頻率以及相應(yīng)的振型。試驗(yàn)結(jié)果表明，該測(cè)振系統(tǒng)實(shí)現(xiàn)低頻結(jié)構(gòu)的振動(dòng)測(cè)試是可行的,同時(shí)可以逐步應(yīng)用于工程實(shí)際。

發(fā)表于：2/27/2012

基于Cadence的高速PCB設(shè)計(jì)方案

人們對(duì)于通信的要去總是朝著“快”的方向發(fā)展，要求信號(hào)的傳輸和處理的速度越來(lái)越快，相應(yīng)的，高速PCB的應(yīng)用也越來(lái)越廣。高速電路有兩個(gè)方面的含義：一是頻率高，通常認(rèn)為數(shù)字電路的頻率達(dá)到或是超過(guò)45MHz至50MHz，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)系統(tǒng)的三分之一，就稱(chēng)為高速電路。另外從信號(hào)的上升與下降時(shí)間來(lái)考慮，當(dāng)信號(hào)的上升時(shí)間小于6倍信號(hào)傳輸延時(shí)時(shí)即認(rèn)為信號(hào)是高速信號(hào)，此時(shí)考慮的與信號(hào)的具體頻率無(wú)關(guān)。

發(fā)表于：2/25/2012

DesignSpark PCB的”Library Manager” 簡(jiǎn)介

DesignSparkPCB的LibraryManager是能讓用家：以2D形式原理圖符號(hào)及PCB符號(hào),以3D形式觀看元器件,建立新的數(shù)據(jù)庫(kù)(Library),建立、修改、刪除原理圖符號(hào)、PCB符號(hào)及元器件,插入更多更新數(shù)據(jù)庫(kù).今次這篇教學(xué)會(huì)向大家介紹LibraryManager內(nèi)用戶接口的不同按鈕及其實(shí)質(zhì)功能

發(fā)表于：2/25/2012

電路板制板可測(cè)試性技術(shù)分析

電路板制板可測(cè)試性的定義可簡(jiǎn)要解釋為：電路板測(cè)試工程師在檢測(cè)某種元件的特性時(shí)應(yīng)該盡可能使用最簡(jiǎn)單的方法來(lái)測(cè)試，以確定該元件能是否到達(dá)預(yù)期的功能需求。

發(fā)表于：2/25/2012

使用 DesignSpark PCB 的六大理由

DesignSpark PCB 是一套由RS Components 開(kāi)發(fā)的印刷電路板(PCB) 設(shè)計(jì)工具，擁有強(qiáng)大功能，而且完全免費(fèi)！你可以使用DesignSpark 進(jìn)行原理圖捕獲(Schematic Capture)、設(shè)計(jì)及編輯原理圖和電路板布線圖，只需使用Translate to PCB 功能，即可把原理圖轉(zhuǎn)換成布線圖。

發(fā)表于：2/24/2012

基于MSI的N進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法研究

以多種種典型的中規(guī)模集成（MSI）計(jì)數(shù)器芯片為例，采用反饋置零法（復(fù)位法）、反饋置數(shù)法（置位法）和級(jí)聯(lián)法來(lái)構(gòu)成任意進(jìn)制計(jì)數(shù)器。最后總結(jié)出詳細(xì)的設(shè)計(jì)步驟。

發(fā)表于：2/24/2012

一種基于ASIC的高速異步FIFO設(shè)計(jì)

分析了異步FIFO的結(jié)構(gòu)和關(guān)鍵技術(shù)，在與利用格雷碼作為異步FIFO指針編碼對(duì)比的基礎(chǔ)上，提出了一種采用移位碼編碼方式的FIFO，不僅減小了亞穩(wěn)態(tài)出現(xiàn)的概率，也簡(jiǎn)化了電路結(jié)構(gòu)，降低了電路面積和功耗，在此基礎(chǔ)上也縮短了電路的關(guān)鍵路徑，工作頻率明顯提升。根據(jù)仿真和綜合結(jié)果顯示，本文設(shè)計(jì)的FIFO工作性能穩(wěn)定可靠。

發(fā)表于：2/22/2012