EDA與制造相關(guān)文章 一種采用CMOS 0.18μm制造的帶EBG結(jié)構(gòu)小型化的片上天線 采用標準0．18μmCMOS工藝設(shè)計制造了一種帶EBG(電磁帶隙)結(jié)構(gòu)的小型化片上天線。該片上天線由一根長1．6nm的偶極子天線以及一對一維的尺寸為240μm×340μmEBG結(jié)構(gòu)構(gòu)成。分別對該EBG結(jié)構(gòu)以及片上天線的S11及S21進行了仿真和測試，結(jié)果表明該片上天線工作在20CHz，具有小型化的性能，同時具備三次諧波抑制的功能。 發(fā)表于：3/29/2013 一種新型的超寬帶天線的研究 提出了一種微帶饋電的超寬帶天線。該天線印刷在覆銅介質(zhì)基板上， 介質(zhì)基板尺寸為30 mm×35 mm×1.5 mm，材料是介電常數(shù)為4.4 的FR4介質(zhì)。利用仿真軟件HFSS對天線參數(shù)進行仿真和優(yōu)化。通過在微帶面上開縫，可實現(xiàn)天線頻帶寬度(S11<-10 dB)2.5 GHz~11.5 GHz，相對帶寬達128%。結(jié)果表明，該天線不僅滿足超寬帶要求，而且結(jié)構(gòu)簡單，體積小，適合在UWB通信中應用。 發(fā)表于：3/15/2013 Altium 推出Altium Designer 2013 智能系統(tǒng)設(shè)計自動化的全球領(lǐng)導者及3D PCB 設(shè)計（Altium Designer）和嵌入軟件開發(fā)（TASKING）解決方案供應商Altium有限公司近日宣布推出Altium Designer 2013。 發(fā)表于：2/26/2013 基于憶阻器的矩形波信號發(fā)生器 利用憶阻器獨特的電路學性質(zhì)，設(shè)計了一個基于憶阻器的新型矩形波信號發(fā)生器。電路中不含有分立的電容元件，輸出波形頻率和幅值精確可調(diào)。用PSPICE進行仿真分析，仿真結(jié)果驗證了該方案的有效性。 發(fā)表于：1/11/2013 WBAN中Δ-Σ調(diào)制器的設(shè)計及納米級實現(xiàn) 基于15 bit字長累加器和預設(shè)LSB噪聲抑制技術(shù)，在90 nm CMOS工藝下對MASH 結(jié)構(gòu)Δ-Σ調(diào)制器進行了優(yōu)化設(shè)計和實現(xiàn)。實驗結(jié)果表明，優(yōu)化后的Δ-Σ調(diào)制器能夠在噪聲抑制性能、器件尺寸及功耗上達到最優(yōu)化的平衡，器件尺寸僅為40.5 μm×45 μm，功耗僅為34 μW，滿足無線人體局域網(wǎng)器件微型化和超低功耗的嚴格要求。作為階段性研究，實驗結(jié)果為下一步無線收發(fā)器的設(shè)計提供了重要的理論及設(shè)計參考。 發(fā)表于：1/6/2013 SuVolta在IDEM會議上發(fā)布DDC技術(shù)的電路級性能與功耗優(yōu)勢 致力于開發(fā)低功耗CMOS技術(shù)的公司SuVolta今日發(fā)布了一項旨在展示其DDC(深度耗盡通道，Deeply Depleted Channel?)技術(shù)在性能和功耗方面優(yōu)勢的測試結(jié)果。該結(jié)果來自于采用SuVolta PowerShrink?低功耗CMOS平臺設(shè)計、并由富士通半導體有限公司的65納米低功耗工藝制造的模擬及數(shù)字電路。SuVolta與富士通半導體在12月10日舊金山開幕的IEDM會議上發(fā)表的文章中將公布這項成果。 發(fā)表于：12/11/2012 MATHWORKS 通過基于模型的設(shè)計為 DO-178C 提供支持 MathWorks今日宣布，從Release 2012b (R2012b) 起，使用DO Qualification Kit 的工程師們可以鑒定 Simulink和 Polyspace 驗證工具是否符合DO-178C 及其補充標準（包括DO-331）。這項針對DO-178C 的支持現(xiàn)在為項目經(jīng)理和認證機構(gòu)提供了一種全球適用的標準化方法和框架，以采用基于模型的設(shè)計并加快嵌入式系統(tǒng)的認證。 發(fā)表于：12/11/2012 基于邊界掃描的混合信號電路可測性結(jié)構(gòu)設(shè)計 在深入研究IEEE1149.1及IEEE1149.4標準的基礎(chǔ)上，設(shè)計并實現(xiàn)了符合標準的混合信號電路邊界掃描可測性結(jié)構(gòu)各組成部分，包括測試訪問口控制器、數(shù)字邊界掃描單元、模擬邊界掃描單元、測試總線接口電路及測試寄存器；構(gòu)建驗證電路進行了測試驗證。測試結(jié)果表明，所設(shè)計的混合信號電路可測性結(jié)構(gòu)是可行的，并可以應用到混合信號電路中提高電路的可測試性。 發(fā)表于：12/5/2012 德州儀器 WEBENCH® 工具將電源及 LED照明設(shè)計導出至業(yè)界領(lǐng)先的 CAD 開發(fā)平臺 日前，德州儀器(TI) 宣布推出一款最新在線工具WEBENCH® Schematic Export，可從TI WEBENCH 設(shè)計中心向Cadence Design Systems 公司、Mentor Graphics 以及Altium 等業(yè)界領(lǐng)先計算機輔助設(shè)計(CAD) 開發(fā)平臺導出模擬設(shè)計。 發(fā)表于：11/16/2012 基于Arena的終端區(qū)仿真建模 詳細分析了航空器在終端區(qū)的運動邏輯，設(shè)計了基于Arena平臺的終端區(qū)空側(cè)計算機仿真模型。模型運行結(jié)果表明，該模型基本能夠描述起降航空器在終端區(qū)的微觀運動過程。該模型在容量評估、多跑道模式管理和塔臺管制仿真中有廣泛的應用前景。 發(fā)表于：10/25/2012 MathWorks 更新了 Stateflow 以簡化 Simulink 中的控制邏輯設(shè)計 MathWorks今日推出可簡化控制邏輯設(shè)計的新版本Stateflow（R2012b 版）。新的Stateflow 編輯器、狀態(tài)轉(zhuǎn)移表和MATLAB動作語言，可幫助工程師更為高效地構(gòu)建管理控制、任務調(diào)度和故障管理等應用程序。 發(fā)表于：10/24/2012 SpringSoft第三代LAKER定制IC設(shè)計平臺 獲得TSMC 20納米定制設(shè)計參考流程采用 全球IC設(shè)計軟件廠商SpringSoft今天宣布，Laker3?定制IC設(shè)計平臺獲得臺灣積體電路制造有限公司(TSMC)定制設(shè)計與模擬混和信號(AMS)參考流程的采用。 發(fā)表于：10/18/2012 基于OrCAD/Pspice 9平臺的電子電路設(shè)計 介紹了EDA技術(shù)軟件OrCAD/Pspice 9的功能及特點，并通過具體實例詳細講解了該軟件在電子電路設(shè)計與分析中的應用，為電子電路設(shè)計提供了一種新的平臺。 發(fā)表于：10/17/2012 馬自達 (Mazda) 憑借 MATLAB 和 Simulink 加快開發(fā)采用 SKYACTIV 技術(shù)的發(fā)動機 MathWorks今日宣布馬自達借助MATLAB、Simulink和Model-Based Calibration Toolbox來加快開發(fā)采用SKYACTIV 技術(shù)的發(fā)動機，由此使得馬自達能夠在滿足全世界各種嚴格排放標準的同時優(yōu)化SKYACTIV 發(fā)動機的效能。 發(fā)表于：10/17/2012 一種基于電壓島的DVFS控制算法 提出一種基于島間隊列特征的動態(tài)電壓頻率縮放控制算法，使用島間隊列增長率和使用率來實現(xiàn)電壓島工作電壓/頻率的動態(tài)控制。該算法引入島間隊列增長率實現(xiàn)了簡單高效的負載預測,提高了片上通信穩(wěn)定性。仿真分析表明,該算法能夠更好地節(jié)能降耗。 發(fā)表于：10/10/2012 ?…383384385386387388389390391392…?
