《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > SK海力士沖擊16層堆疊內(nèi)存:1平方毫米打10萬個孔

SK海力士沖擊16層堆疊內(nèi)存:1平方毫米打10萬個孔

2020-03-09
來源:快科技
關(guān)鍵詞: SK海力士 晶圓 CPU GPU

SK海力士宣布,已經(jīng)與Xperi Corp旗下子公司Invensas簽訂新的專利與技術(shù)授權(quán)協(xié)議,獲得了后者DBI Ultra 2.5D/3D互連技術(shù)的授權(quán)。

DBI Ultra是一種專利的裸片-晶圓(die-wafer)混合鍵合互連技術(shù),每平方毫米的面積里可以容納10萬個到100萬個互連開孔,孔間距最小只有1微米,相比每平方毫米最多625個互連開孔的傳統(tǒng)銅柱互連技術(shù),可大大提高傳輸帶寬。

DBIUltra使用化學(xué)鍵合來連接不同的互聯(lián)層,也不需要銅柱和底層填充,因此不會增加高度,從而大大降低整體堆疊高度,釋放空間,可將8層堆疊翻番到16層堆疊,獲得更大容量。

雖然它要使用新的工藝流程,但是良品率更高,也不需要高溫,而高溫正是影響良品率的關(guān)鍵因素。

1111.png



和其他下一代互連技術(shù)類似,DBI Ultra也靈活支持2.5D、3D整合封裝,還能集成不同尺寸、不同工藝制程的IP模塊,因此不但可用來制造DRAM、3DS、HBM等內(nèi)存芯片,也可用于高集成度的CPU、GPU、ASIC、FPGA、SoC。

比如3D堆棧內(nèi)存方案,可以是4層的DRAM,可以是4/8/12/16層的HBM2/HBM3并在底部整合邏輯電路。

比如3D集成方案,可以上方是4-16層堆疊HBM、下方是CPU/GPU/FPGA/SoC等邏輯單元。

比如2.5D集成方案,可以在基板上一邊是4-16層堆疊HBM并通過邏輯電路接入基板,另一邊則是CPU/GPU/FPGA/SoC等邏輯單元直接以DBI Ultra互連的方式接入基板。

2222c.png


SK海力士還未透露會將DBI Ultra封裝技術(shù)用在哪里,但是DRAM、HBM顯然是最佳選擇。

33333.png



444444.jpg

   作者:上方文Q


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。