頭條 2025Q3數(shù)據(jù)中心GPU出貨環(huán)比暴增145% 11 月 25 日消息，機構 Jon Peddie Research (JPR) 當?shù)貢r間昨日表示，根據(jù)其 2025Q3 市場觀察報告，上季度全球數(shù)據(jù)中心 GPU 出貨規(guī)模環(huán)比增幅達 145%，而 PC GPU（含獨顯與核顯）出貨則呈現(xiàn)溫和增長態(tài)勢，環(huán)比 +2.5%、同比 +4%。 最新資訊 Intel兩大新處理器銷售日期確定 Intel兩大新處理器開賣時間定了！Lunar Lake筆記本9月、Arrow Lake K系列10月 發(fā)表于：2024/6/25 一篇文章帶你看懂數(shù)字電源 AI催生電源新品類：一篇文章帶你看懂數(shù)字電源 發(fā)表于：2024/6/25 消息稱蘋果將在臺灣設立數(shù)據(jù)中心 有報道稱蘋果公司正計劃在中國臺灣設立一座新的數(shù)據(jù)中心，引發(fā)了行業(yè)內外的廣泛討論。這一舉動被視為蘋果在全球數(shù)據(jù)基礎設施布局上的又一重要步驟，旨在加強其服務的可靠性和響應速度，但臺灣對此的態(tài)度顯得頗為謹慎，表示 " 無法證實 " 此消息的真實性。 發(fā)表于：2024/6/25 龍芯中科3C6000芯片初樣已回片 龍芯中科 3C6000 芯片初樣已回片：測試總體符合預期，計劃四季度發(fā)布 發(fā)表于：2024/6/25 AMD有望推出Strix Point商用CPU AMD 有望推出 Strix Point 商用 CPU，12 核銳龍 AI 7 PRO 現(xiàn)身 6 月 24 日消息，據(jù) X 平臺消息人士 @Olrak29 消息，AMD 5 月中旬的發(fā)貨清單中出現(xiàn)了多款 "AI PRO" 筆記本處理器，應均基于 Strix Point CPU。 發(fā)表于：2024/6/25 羅徹斯特電子攜手u-blox 為客戶提供豐富的芯片、模塊和物聯(lián)網解決方案 羅徹斯特電子攜手u-blox 為客戶提供豐富的芯片、模塊和物聯(lián)網解決方案 發(fā)表于：2024/6/24 基于FPGA的便攜心電智能診斷加速器及優(yōu)化選芯方案 心電圖（electrocardiogram， ECG）是診斷與心臟相關疾病的關鍵工具，可穿戴心電監(jiān)護儀Holter是院外檢測的重要手段，小型化、便攜性、實時檢測是優(yōu)化方向。人工智能技術應用于包括心電診斷的各個領域，但存在參數(shù)量大、難于小型化、計算速度慢的問題，不滿足便攜心電監(jiān)護儀的要求，而可編程邏輯門器件（Field-Programmable Gate Array， FPGA）有并行加速的特性。在AI智能算法硬件化的工程應用上，存在成本、速度、資源利用率的權衡，需要進行科學的芯片選型。開發(fā)了一種基于1D-CNN的、用于心電診斷的BeatNet ，對于4分類的檢測任務，該模型具有98.5% 的分類準確率。 發(fā)表于：2024/6/24 海洋環(huán)境下基于增強YOLOv7的垃圾目標檢測 針對海洋垃圾識別任務在實際應用中模型準確率不高的問題，提出一種基于優(yōu)化YOLOv7的海洋垃圾識別算法。在圖像增強部分，基于概率UIE的框架，通過添加eSE注意力減少特征信息的丟失。在損失函數(shù)部分，在IoU損失函數(shù)的基礎上引入兩層注意力機制的損失函數(shù)，將其與EIoU損失函數(shù)融合進一步提升模型的泛化能力。將該算法應用于海洋垃圾檢測任務，并在基礎數(shù)據(jù)集上對其進行評估。在YOLOTrashCan兩個數(shù)據(jù)集上的平均精度均值指標分別達到69.5%、63.5%，相較于YOLOv7算法分別提升6%、1.6%。整體實驗結果表明，所構建的算法能有效提升海洋垃圾檢測的準確性。 發(fā)表于：2024/6/24 面向三維場景動態(tài)設計的可視化工具設計與實現(xiàn) 可視化工具能改善三維設計領域中工作復雜繁瑣的問題，但現(xiàn)有工具較少同時兼顧動態(tài)設計與低編程門檻要求。面向設計師群體，設計實現(xiàn)可視化工具，關注三維場景中的動態(tài)設計內容。使用基于任務價值、影響力以及緊迫度的動態(tài)任務調度算法，改善關鍵視覺效果的響應延遲問題。實驗及運行結果表明，調度算法能優(yōu)化關鍵任務執(zhí)行，可視化工具有助于簡易快捷地進行三維場景設計。 發(fā)表于：2024/6/24 基于SiP技術的信號處理通道設計 隨著軍用無人機等航電系統(tǒng)不斷朝著小型化、智能化、綜合化的方向發(fā)展，如何有效滿足裝備的低SWaP（Size，Weight and Power）要求成為一大難題。介紹了某型寬帶綜合化數(shù)字預處理模塊的研制，利用“裸芯片+高密度基板”系統(tǒng)級封裝（SiP）的方式對信號處理平臺（DSP、FPGA、SerDes和DDR芯片）進行集成，替代目前業(yè)界普遍采用的“封裝芯片+印制板+平面集成”的傳統(tǒng)方式，實現(xiàn)寬帶綜合化數(shù)字信號處理模塊的高密度集成。在主要性能指標（可編程邏輯資源、定點處理能力、浮點處理能力、數(shù)據(jù)傳輸速率）不變的情況下，使得信號處理模塊的面積降低為45 mm×45 mm，重量降低到103 g。 發(fā)表于：2024/6/24 ?…184185186187188189190191192193…?
