欧美人体艺术视频,JK浴室自慰到不停喷水尿失禁

工業(yè)在線氣體檢測(cè)儀的設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][其他]

針對(duì)傳統(tǒng)氣體檢測(cè)儀器測(cè)量精度低、穩(wěn)定性差以及可測(cè)組分單一等問(wèn)題，設(shè)計(jì)出一種用于工業(yè)氣體分析的多通道在線檢測(cè)儀。所謂的多通道，即可采用多種類型傳感器，通過(guò)不同的搭配測(cè)量不同的氣體成分。系統(tǒng)部分選用工業(yè)級(jí)芯片STM32F407作為檢測(cè)儀信號(hào)分析和處理的核心，以新型數(shù)字式紅外傳感器S-Module作為主要的檢測(cè)手段；此外，還通過(guò)智能化的手段，實(shí)現(xiàn)檢測(cè)儀測(cè)量、記錄一體化。通過(guò)測(cè)試，該氣體檢測(cè)儀具有穩(wěn)定性好、測(cè)量精度高、抗干擾能力強(qiáng)的特點(diǎn)，可滿足工業(yè)現(xiàn)場(chǎng)氣體濃度檢測(cè)的基本需求。

發(fā)表于：1/17/2018 11:48:00 AM

光電掃描測(cè)量網(wǎng)絡(luò)信號(hào)采集模塊設(shè)計(jì)[嵌入式技術(shù)][其他]

針對(duì)工作空間測(cè)量定位系統(tǒng)（wMPS）等基于光電掃描的測(cè)量網(wǎng)絡(luò)對(duì)光平面信息檢測(cè)的要求，提出了一種基于可編程器件的光平面信息檢測(cè)與區(qū)分的系統(tǒng)。該設(shè)計(jì)使用Xilinx公司的Zynq芯片，在FPGA中設(shè)計(jì)邏輯電路實(shí)現(xiàn)對(duì)光平面的電脈沖信息捕獲與鎖存，并設(shè)計(jì)符合AXI總線通信協(xié)議的IP核增加通信速度。通過(guò)仿真表明，該設(shè)計(jì)具有時(shí)間開(kāi)銷小、實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn)，提高了系統(tǒng)效率，同時(shí)可應(yīng)用于其他光學(xué)定位設(shè)備中，提高定位精度。

發(fā)表于：1/16/2018 11:42:00 AM

基于FreeRTOS和MQTT的海洋監(jiān)測(cè)網(wǎng)絡(luò)框架[嵌入式技術(shù)][其他]

設(shè)計(jì)基于實(shí)時(shí)操作系統(tǒng)的海洋監(jiān)測(cè)網(wǎng)絡(luò)框架，用于實(shí)時(shí)監(jiān)測(cè)海洋信息，保護(hù)海洋環(huán)境。采用STM32單片機(jī)應(yīng)用實(shí)時(shí)操作系統(tǒng)FreeRTOS實(shí)現(xiàn)，通過(guò)各種傳感器在海下采集數(shù)據(jù)，并使用MQTT協(xié)議（消息隊(duì)列遙測(cè)傳輸）進(jìn)行數(shù)據(jù)傳輸，實(shí)時(shí)監(jiān)測(cè)海洋環(huán)境。通過(guò)在FreeRTOS操作系統(tǒng)上進(jìn)行任務(wù)設(shè)計(jì)，并對(duì)海流計(jì)、水深計(jì)采集的數(shù)據(jù)進(jìn)行傳輸，最終實(shí)現(xiàn)海洋環(huán)境實(shí)時(shí)監(jiān)測(cè)。

發(fā)表于：1/16/2018 3:33:00 AM

Nucleus PLUS自旋鎖測(cè)試方法研究[嵌入式技術(shù)][其他]

Nucleus PLUS是新一代的嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)內(nèi)核。在多核操作系統(tǒng)環(huán)境下，同一時(shí)刻多任務(wù)同時(shí)訪問(wèn)內(nèi)核，自旋鎖可以很好地處理不同處理器之間存在的同步與互斥問(wèn)題，但自旋鎖如果使用不當(dāng)，極易產(chǎn)生死鎖，造成應(yīng)用層功能無(wú)法實(shí)現(xiàn)，所以很有必要對(duì)自旋鎖展開(kāi)重點(diǎn)測(cè)試。通過(guò)對(duì)自旋鎖機(jī)制的研究，提供了一種針對(duì)自旋鎖的測(cè)試方法，避免自旋鎖在使用中產(chǎn)生死鎖。

發(fā)表于：1/15/2018 2:33:00 PM

帶通采樣星載AIS非相干接收機(jī)的FPGA實(shí)現(xiàn)[嵌入式技術(shù)][其他]

針對(duì)星載船舶自動(dòng)識(shí)別系統(tǒng)(AIS)接收機(jī)接收信號(hào)帶寬窄、多普勒頻偏大，以及系統(tǒng)復(fù)雜度要求低的特點(diǎn)，在FPGA上設(shè)計(jì)了一種帶通采樣的AIS非相干接收機(jī)，采用兩級(jí)數(shù)字下變頻結(jié)構(gòu)來(lái)降低FPGA處理壓力，并減少邏輯資源消耗；采用數(shù)字鑒頻和低通濾波的方法實(shí)現(xiàn)AIS信號(hào)的非相干解調(diào)。在AD9246+Xilinx xc4vlx80 FPGA的核心板上進(jìn)行了AIS信號(hào)的解調(diào)測(cè)試，驗(yàn)證設(shè)計(jì)的正確性。該設(shè)計(jì)方案占用資源少，有利于AIS設(shè)備的小型化，并降低了硬件成本。

發(fā)表于：1/15/2018 2:20:00 PM

可編程可伸縮的雙域模乘加器研究與設(shè)計(jì)[模擬設(shè)計(jì)][其他]

模乘和模加減作為橢圓曲線公鑰體制的核心運(yùn)算，在ECC算法實(shí)現(xiàn)過(guò)程中使用頻率極高。如何高效率、低成本地實(shí)現(xiàn)模乘模加減是當(dāng)前的一個(gè)研究熱點(diǎn)。針對(duì)FIOS類型Montgomery模乘算法和模加減算法展開(kāi)研究，結(jié)合可重構(gòu)設(shè)計(jì)技術(shù)，并對(duì)算法進(jìn)行流水線切割，設(shè)計(jì)實(shí)現(xiàn)了一種能夠同時(shí)支持GF(p)和GF(2n)兩種有限域運(yùn)算、長(zhǎng)度可伸縮的模乘加器。最后對(duì)設(shè)計(jì)的模乘加器用Verilog HDL進(jìn)行描述，采用綜合工具在CMOS 0.18 μm typical 工藝庫(kù)下綜合。實(shí)驗(yàn)結(jié)果表明，該模乘加器的最大時(shí)鐘頻率為230 MHz，不僅在運(yùn)算速度和電路面積上具有一定優(yōu)勢(shì)，而且可以靈活地實(shí)現(xiàn)運(yùn)算長(zhǎng)度伸縮。

發(fā)表于：1/12/2018 11:21:00 AM

眾核片上資源動(dòng)態(tài)劃分與管理研究[嵌入式技術(shù)][其他]

為了提高芯片的可擴(kuò)展性多采用基于NoC的分簇管理方案，現(xiàn)有的基于應(yīng)用的動(dòng)態(tài)實(shí)時(shí)分簇管理方案已有較深入的研究，然而關(guān)于固定分簇方案的研究較為缺乏，包括在該方案下的核級(jí)容錯(cuò)策略。在此背景下設(shè)計(jì)了一種基于固定分簇方案的核級(jí)容錯(cuò)策略，提出了片上區(qū)域重劃分算法，并完成了芯片的MATLAB建模及實(shí)現(xiàn)。進(jìn)行了故障注入實(shí)驗(yàn)，將區(qū)域重劃分算法與隨機(jī)分簇算法就分簇后的片上平均曼哈頓距離進(jìn)行比較，得到了比較好的結(jié)果，加入側(cè)邊冗余核之后，將區(qū)域重劃分算法與工程常用的行列替換策略進(jìn)行比較，結(jié)果也表明該算法優(yōu)于行列替換策略。

發(fā)表于：1/12/2018 11:05:00 AM

基于全同態(tài)MAC的消息認(rèn)證算法設(shè)計(jì)[模擬設(shè)計(jì)][其他]

針對(duì)通信信道中數(shù)據(jù)傳輸?shù)陌踩院驼J(rèn)證問(wèn)題，通過(guò)對(duì)全同態(tài)加密和消息認(rèn)證碼(Message Authentication Code，MAC)算法的研究，提出一種基于全同態(tài)MAC的消息認(rèn)證算法設(shè)計(jì)方案。該方案首先在接收端對(duì)消息進(jìn)行全同態(tài)加密，結(jié)合MD5算法對(duì)加密后的數(shù)據(jù)進(jìn)行擾亂處理，將處理后的數(shù)據(jù)在信道中傳輸。然后，在接收端檢測(cè)消息在傳輸信道中是否被篡改，再對(duì)數(shù)據(jù)執(zhí)行全同態(tài)解密，進(jìn)而確保消息傳輸?shù)目煽啃浴Ｗ詈?，在SMIC 65 nm工藝下完成硬件設(shè)計(jì)，DC綜合后電路面積為21 911 μm2，在1.2 V電壓下最高工作頻率可達(dá)到204 MHz，功耗為5.73 mW。

發(fā)表于：1/11/2018 11:23:00 AM

一種低溫漂高電源抑制比帶隙基準(zhǔn)源的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

在傳統(tǒng)的電流模電壓基準(zhǔn)結(jié)構(gòu)下，基于一階補(bǔ)償后的電壓基準(zhǔn)輸出特性，設(shè)計(jì)了一個(gè)簡(jiǎn)單的高、低溫補(bǔ)償電路，在寬的溫度范圍內(nèi)(-50~150 ℃)，顯著提高了電壓基準(zhǔn)的精度。同時(shí)，對(duì)電路進(jìn)行簡(jiǎn)單的改進(jìn)，輸出電壓獲得了高的電源抑制比。對(duì)設(shè)計(jì)的電路采用TSMC 65 nm CMOS工藝模型進(jìn)行仿真，在1.5 V的電源電壓下，PSRR為-83.6 dB，溫度系數(shù)為2.27 ppm/℃。

發(fā)表于：1/11/2018 3:11:00 AM

埋入式基板中傳輸線間串?dāng)_問(wèn)題研究[模擬設(shè)計(jì)][其他]

選取埋入式基板中的傳輸線寬度、傳輸線厚度、傳輸線耦合長(zhǎng)度、耦合間距和基板介電常數(shù)5個(gè)參數(shù)作為關(guān)鍵因素，建立了五因素四水平16種參數(shù)水平的正交實(shí)驗(yàn)表，進(jìn)行了極差分析。結(jié)果表明：傳輸線間耦合間距對(duì)串?dāng)_影響最大，其次是傳輸線耦合長(zhǎng)度，而基板介電常數(shù)、傳輸線寬度和傳輸線厚度對(duì)串?dāng)_影響較?。蛔顑?yōu)參數(shù)組合是W4T4S4L1D1，即傳輸線寬度15 mil，傳輸線厚度70 μm，傳輸線間耦合間距2 mm，耦合長(zhǎng)度5 mm，介電常數(shù)4.3。

發(fā)表于：1/10/2018 11:15:00 AM