久久亚洲综合成人网2024,欧美亚洲日本人三级

基于Monte Carlo仿真的降低光譜散射方法比較研究[測(cè)試測(cè)量][工業(yè)自動(dòng)化]

散射是影響光譜分析與檢測(cè)技術(shù)精度的主要因素，使光譜分析的基本線性定律——朗伯比爾定律不再成立?；贛onte Carlo仿真對(duì)3種常用的降低光散射的方法進(jìn)行比較分析，即偏振差法、附加吸收劑法和空間濾波法。3種方法都是通過提取出弱散射光，線性化光強(qiáng)衰減度與吸收系數(shù)關(guān)系。提出線性度可以由透射光的光程方差判斷。弱散射光的光程更短，光程均值更接近介質(zhì)厚度，光程方差更低，但是光強(qiáng)也更弱。對(duì)3種方法在不同散射系數(shù)的透射光時(shí)間響應(yīng)、光強(qiáng)衰減度與吸收系數(shù)關(guān)系、光程方差以及光強(qiáng)進(jìn)行比較，表明偏振差法相比其他兩種方法效果更佳。

發(fā)表于：11/11/2016

一種基于組件的風(fēng)洞通用測(cè)控平臺(tái)設(shè)計(jì)[嵌入式技術(shù)][航空航天]

為了提高風(fēng)洞測(cè)控系統(tǒng)及其軟件的可擴(kuò)展性和重用性，縮短軟件開發(fā)周期，從風(fēng)洞測(cè)控系統(tǒng)的特性與需求出發(fā)，綜述了風(fēng)洞測(cè)控軟件通用化的現(xiàn)狀，并基于面向?qū)ο笏枷牒拖到y(tǒng)架構(gòu)設(shè)計(jì)理念，提出了組件化風(fēng)洞測(cè)控軟件平臺(tái)的層次結(jié)構(gòu)，分析了用戶定制層和功能實(shí)現(xiàn)層的組件劃分、組件通信模式/接口和組件封裝，討論了基于組件的風(fēng)洞測(cè)控平臺(tái)原型系統(tǒng)設(shè)計(jì)，為風(fēng)洞測(cè)控系統(tǒng)軟件的進(jìn)一步通用化提供了一種思路和方法。

發(fā)表于：11/11/2016

高速視覺在線檢測(cè)系統(tǒng)的軟件抗干擾方法[MEMS|傳感技術(shù)][工業(yè)自動(dòng)化]

機(jī)器視覺在線檢測(cè)是建立在計(jì)算機(jī)視覺和圖像處理基礎(chǔ)上的一門新興的檢測(cè)技術(shù)，它通過攝像機(jī)采集到被測(cè)目標(biāo)的圖像，再通過圖像處理技術(shù)獲得被測(cè)對(duì)象的一些可描述參數(shù)，并對(duì)參數(shù)進(jìn)行解析和判斷，最終應(yīng)用于實(shí)際檢測(cè)、測(cè)量和控制，具有非接觸、測(cè)量精度高、適用范圍廣和自動(dòng)化程度高的特點(diǎn)。針對(duì)現(xiàn)有的多攝像機(jī)多線程高速視覺在線檢測(cè)的場(chǎng)合所遇到的由系統(tǒng)本身、負(fù)載差異和用戶操作所帶來干擾問題，提出了一種高速視覺在線檢測(cè)系統(tǒng)的軟件抗干擾方法。最終實(shí)驗(yàn)表明，此方法使得高速視覺在線檢測(cè)系統(tǒng)的檢測(cè)速度提高了70%，為高速視覺在線檢測(cè)系統(tǒng)的高速、穩(wěn)定運(yùn)行提供了保障。

發(fā)表于：11/11/2016

基于脈沖星脈沖信號(hào)的航天器導(dǎo)航系統(tǒng)[嵌入式技術(shù)][航空航天]

脈沖星是具有107—109T強(qiáng)磁場(chǎng)的快速自轉(zhuǎn)中子星，會(huì)不斷地發(fā)出周期性電脈沖信號(hào)。通過識(shí)別脈沖輪廓可以實(shí)現(xiàn)航天器的定位和姿態(tài)調(diào)整。將采集到的光子到達(dá)時(shí)刻的TDC數(shù)據(jù)通過USB傳送到上位機(jī)進(jìn)行脈沖輪廓還原得到光子到達(dá)時(shí)間(TOA)。利用西安光學(xué)精密機(jī)械研究所的X射線地面模擬系統(tǒng)產(chǎn)生B0531星系進(jìn)行測(cè)試，得到的脈沖輪廓與在NASA下載的B0531星數(shù)據(jù)的脈沖輪廓相似度達(dá)到95.38%。

發(fā)表于：11/11/2016

基于圖像識(shí)別的無鍵盤電子鎖設(shè)計(jì)[嵌入式技術(shù)][安防電子]

鎖一直是人們生活的必需品，隨著社會(huì)經(jīng)濟(jì)和科學(xué)技術(shù)的發(fā)展，人們對(duì)鎖的安全及方便性提出了更高的要求。應(yīng)用ARM技術(shù)結(jié)合圖像識(shí)別設(shè)計(jì)了一種電子鎖，該鎖通過攝像頭采集密鑰信息，控制器解碼信息并對(duì)密鑰進(jìn)行驗(yàn)證。系統(tǒng)部件少，硬件依賴性低，可移植性高，易于使用，并能不斷更新解鎖方式。

發(fā)表于：11/10/2016

一種基于TMS320C6A8168的FPGA動(dòng)態(tài)配置方法[嵌入式技術(shù)][通信網(wǎng)絡(luò)]

針對(duì)基帶處理系統(tǒng)中FPGA傳統(tǒng)上電配置中存在的速度和靈活性等問題，提出一種基于TMS320C6A8168 的SD卡和網(wǎng)口動(dòng)態(tài)加載FPGA配置文件的方案。該方案以含有4片F(xiàn)PGA和1片C6A8168 ARM處理器所組成的嵌入式系統(tǒng)作為平臺(tái)，通過修改U-boot中的代碼使得基帶系統(tǒng)上電運(yùn)行U-boot時(shí)能夠選擇性地加載PC中FPGA的配置文件，從而使FPGA完成相應(yīng)的物理層算法及硬件加速。有效實(shí)現(xiàn)了對(duì)FPGA的配置，提高了FPGA系統(tǒng)配置的靈活性，在基帶處理系統(tǒng)中有很好的應(yīng)用前景。

發(fā)表于：11/10/2016

基于SystemVerilog語言的像素cache驗(yàn)證平臺(tái)的實(shí)現(xiàn)[可編程邏輯][信息安全]

以SystemVerilog為基礎(chǔ)，對(duì)自主研發(fā)的GPU“螢火蟲2號(hào)”中像素cache部分搭建可重用的驗(yàn)證平臺(tái)。該平臺(tái)可以自動(dòng)完成整個(gè)驗(yàn)證過程，并將驗(yàn)證結(jié)果打印到Linux終端和文件當(dāng)中，方便程序員檢查驗(yàn)證結(jié)果。實(shí)驗(yàn)結(jié)果表明，該驗(yàn)證平臺(tái)對(duì)像素cache的功能驗(yàn)證覆蓋率可以達(dá)到100%，并且具有良好的可重用性，能夠全面、正確地完成RTL級(jí)功能驗(yàn)證，有效地提高了驗(yàn)證的效率和質(zhì)量。

發(fā)表于：11/10/2016

一種改善LTE應(yīng)用功率放大器性能的設(shè)計(jì)[微波|射頻][通信網(wǎng)絡(luò)]

針對(duì)LTE應(yīng)用的射頻功率放大器，提出了一種結(jié)構(gòu)簡(jiǎn)單的改善功率放大器性能的方法，并應(yīng)用該方法設(shè)計(jì)了一個(gè)基于InGaP/GaAs HBT工藝的兩級(jí)F類功率放大器。該功率放大器采用了三階交調(diào)失真消除技術(shù)、級(jí)間諧波抑制網(wǎng)絡(luò)和帶溫度補(bǔ)償特性的有源偏置電路以達(dá)到高線性度。此外，輸出采用F類功率放大器諧波理論以獲得高效率。該功放在工作電壓為3.4 V，頻率2.35 GHz處，分別使用連續(xù)波信號(hào)和10 MHz LTE調(diào)制信號(hào)輸入測(cè)得：增益為27.5 dB，1 dB壓縮點(diǎn)為30 dBm，最高效率點(diǎn)達(dá)到46%；平均輸出功率為28 dBm時(shí)，無線接入鄰道泄漏率為-38.4 dBc，功率附加效率為38%。

發(fā)表于：11/10/2016

基于DSP和FPGA的衛(wèi)星信號(hào)模擬器設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][航空航天]

為給衛(wèi)星導(dǎo)航接收機(jī)的測(cè)試提供高穩(wěn)定度、高精度、可復(fù)現(xiàn)的衛(wèi)星信號(hào)，設(shè)計(jì)了一款衛(wèi)星信號(hào)模擬器。該系統(tǒng)以DSP+FPGA作為核心芯片，并集成了射頻上變頻電路、高速D/A轉(zhuǎn)換電路、Flash芯片和SDRAM芯片。系統(tǒng)可以實(shí)現(xiàn)GPS L1信號(hào)和BDS B1I、B2I、B3雙模多頻點(diǎn)衛(wèi)星信號(hào)的模擬。利用商業(yè)接收機(jī)對(duì)硬件平臺(tái)生成的衛(wèi)星導(dǎo)航信號(hào)進(jìn)行測(cè)試，定位結(jié)果驗(yàn)證了衛(wèi)星信號(hào)模擬器設(shè)計(jì)的正確性，表明該系統(tǒng)達(dá)到了預(yù)期設(shè)計(jì)要求。

發(fā)表于：11/10/2016

基于FPGA的XFA約束重復(fù)檢測(cè)匹配[可編程邏輯][數(shù)據(jù)中心]

針對(duì)目前正則表達(dá)式匹配中約束重復(fù)問題所帶來的空間消耗爆炸以及失配等問題，基于FPGA設(shè)計(jì)了一種硬件約束重復(fù)檢測(cè)匹配模塊，該模塊與基于并聯(lián)ROM的XFA匹配模塊相結(jié)合，可以快速實(shí)現(xiàn)約束重復(fù)的檢測(cè)和匹配。通過定義約束重復(fù)參數(shù)存儲(chǔ)器，計(jì)數(shù)模塊僅消耗少量的硬件資源即可實(shí)現(xiàn)約束重復(fù)的檢測(cè)匹配。實(shí)驗(yàn)中計(jì)數(shù)模塊可實(shí)現(xiàn)Gbps的吞吐量，同時(shí)使正則表示式規(guī)則存儲(chǔ)空間壓縮50%以上。

發(fā)表于：11/9/2016

帶工藝修調(diào)的低溫漂片內(nèi)振蕩器設(shè)計(jì)[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

針對(duì)片內(nèi)CMOS振蕩器頻率穩(wěn)定性不高的問題，提出了一種對(duì)溫度和工藝的補(bǔ)償方案?；鶞?zhǔn)電壓在正溫度電阻上產(chǎn)生一路負(fù)溫度系數(shù)的電流，將其與帶隙基準(zhǔn)產(chǎn)生的PTAT電流進(jìn)行疊加得到零溫度系數(shù)的電流對(duì)電容充電；采用數(shù)字修調(diào)網(wǎng)絡(luò)對(duì)電容進(jìn)行修調(diào)，振蕩器頻率的工藝漂移被顯著降低。仿真結(jié)果表明：典型工作條件下，振蕩器中心頻率為1 MHz，占空比為50%；當(dāng)溫度在-40 ℃～125 ℃范圍內(nèi)變化時(shí)，振蕩器輸出頻率漂移僅為0.8%；對(duì)電容進(jìn)行修調(diào)后，在三種不同的工藝角下，輸出頻率相對(duì)誤差僅為1.23%。振蕩器對(duì)溫度和工藝偏差不敏感，表現(xiàn)出良好的穩(wěn)定性。

發(fā)表于：11/9/2016

基于FPGA的DSC高速譯碼器設(shè)計(jì)及實(shí)現(xiàn)[可編程邏輯][數(shù)據(jù)中心]

采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法，通過選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確定量化位數(shù)。然后基于該算法和這3個(gè)參數(shù)設(shè)計(jì)了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實(shí)現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實(shí)現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。

發(fā)表于：11/9/2016

AD9957在射頻數(shù)字化短波發(fā)射機(jī)中的應(yīng)用和仿真分析[微波|射頻][航空航天]

首先簡(jiǎn)要介紹了射頻數(shù)字化短波發(fā)射機(jī)的基本原理以及AD9957芯片的主要功能，然后提出了一種利用AD9957芯片來實(shí)現(xiàn)射頻數(shù)字化短波發(fā)射機(jī)內(nèi)部數(shù)字上變頻模塊和數(shù)/模轉(zhuǎn)換模塊的方案，使用System View軟件對(duì)AD9957在短波發(fā)射機(jī)中的應(yīng)用進(jìn)行仿真分析，最后給出了短波發(fā)射機(jī)中數(shù)字化部分的完整仿真電路圖。

發(fā)表于：11/9/2016

納米器件的散粒噪聲檢測(cè)方法研究[嵌入式技術(shù)][工業(yè)自動(dòng)化]

針對(duì)納米器件散粒噪聲信號(hào)去噪方法的不足，利用散粒噪聲信號(hào)在不同狀態(tài)下的方差特性，提出了一種改進(jìn)的經(jīng)驗(yàn)?zāi)B(tài)分解算法(EMD)。該算法根據(jù)信號(hào)固有模態(tài)函數(shù)(IMFs)方差最大值與對(duì)應(yīng)層數(shù)的關(guān)系自適應(yīng)地選擇需要處理的IMF層數(shù)，并與傳統(tǒng)平均算法相結(jié)合提取了散粒噪聲信號(hào)。實(shí)驗(yàn)結(jié)果表明：在不同程度(≥-3.92 dB)低頻噪聲環(huán)境下，與傳統(tǒng)的EMD硬性去噪等方法比較可知，其信噪比提高了5.4 dB～7.0 dB，均方誤差降低了36%以上，該方法有效地去除了低頻噪聲，提高了散粒噪聲檢測(cè)的有效性。

發(fā)表于：11/9/2016

基于OLS碼的檢錯(cuò)糾錯(cuò)抗輻射加固設(shè)計(jì)[嵌入式技術(shù)][數(shù)據(jù)中心]

由輻射粒子引起的多單元翻轉(zhuǎn)（MCUs）已經(jīng)成為了影響存儲(chǔ)器可靠性的一個(gè)主要問題。而存儲(chǔ)器抗MCUs的加固方法一般是使用可以糾正多個(gè)錯(cuò)誤的錯(cuò)誤糾正碼（ECCs）。使用了正交拉丁方（OLS）碼的故障容錯(cuò)系統(tǒng)被構(gòu)造用以糾正存儲(chǔ)器中的多個(gè)錯(cuò)誤。OLS碼是一類一步大數(shù)邏輯可譯（OS-MLD）碼，可以使用非常簡(jiǎn)單的大數(shù)邏輯電路來進(jìn)行譯碼。由Verilog硬件描述語言實(shí)現(xiàn)設(shè)計(jì)，并且使用ModelSim進(jìn)行了功能驗(yàn)證。

發(fā)表于：11/8/2016