光電掃描測量網(wǎng)絡(luò)信號采集模塊設(shè)計[嵌入式技術(shù)][其他]

針對工作空間測量定位系統(tǒng)（wMPS）等基于光電掃描的測量網(wǎng)絡(luò)對光平面信息檢測的要求，提出了一種基于可編程器件的光平面信息檢測與區(qū)分的系統(tǒng)。該設(shè)計使用Xilinx公司的Zynq芯片，在FPGA中設(shè)計邏輯電路實現(xiàn)對光平面的電脈沖信息捕獲與鎖存，并設(shè)計符合AXI總線通信協(xié)議的IP核增加通信速度。通過仿真表明，該設(shè)計具有時間開銷小、實時性強等優(yōu)點，提高了系統(tǒng)效率，同時可應(yīng)用于其他光學(xué)定位設(shè)備中，提高定位精度。

發(fā)表于：1/16/2018

基于FreeRTOS和MQTT的海洋監(jiān)測網(wǎng)絡(luò)框架[嵌入式技術(shù)][其他]

設(shè)計基于實時操作系統(tǒng)的海洋監(jiān)測網(wǎng)絡(luò)框架，用于實時監(jiān)測海洋信息，保護(hù)海洋環(huán)境。采用STM32單片機應(yīng)用實時操作系統(tǒng)FreeRTOS實現(xiàn)，通過各種傳感器在海下采集數(shù)據(jù)，并使用MQTT協(xié)議（消息隊列遙測傳輸）進(jìn)行數(shù)據(jù)傳輸，實時監(jiān)測海洋環(huán)境。通過在FreeRTOS操作系統(tǒng)上進(jìn)行任務(wù)設(shè)計，并對海流計、水深計采集的數(shù)據(jù)進(jìn)行傳輸，最終實現(xiàn)海洋環(huán)境實時監(jiān)測。

發(fā)表于：1/16/2018

Nucleus PLUS自旋鎖測試方法研究[嵌入式技術(shù)][其他]

Nucleus PLUS是新一代的嵌入式實時多任務(wù)操作系統(tǒng)內(nèi)核。在多核操作系統(tǒng)環(huán)境下，同一時刻多任務(wù)同時訪問內(nèi)核，自旋鎖可以很好地處理不同處理器之間存在的同步與互斥問題，但自旋鎖如果使用不當(dāng)，極易產(chǎn)生死鎖，造成應(yīng)用層功能無法實現(xiàn)，所以很有必要對自旋鎖展開重點測試。通過對自旋鎖機制的研究，提供了一種針對自旋鎖的測試方法，避免自旋鎖在使用中產(chǎn)生死鎖。

發(fā)表于：1/15/2018

帶通采樣星載AIS非相干接收機的FPGA實現(xiàn)[嵌入式技術(shù)][其他]

針對星載船舶自動識別系統(tǒng)(AIS)接收機接收信號帶寬窄、多普勒頻偏大，以及系統(tǒng)復(fù)雜度要求低的特點，在FPGA上設(shè)計了一種帶通采樣的AIS非相干接收機，采用兩級數(shù)字下變頻結(jié)構(gòu)來降低FPGA處理壓力，并減少邏輯資源消耗；采用數(shù)字鑒頻和低通濾波的方法實現(xiàn)AIS信號的非相干解調(diào)。在AD9246+Xilinx xc4vlx80 FPGA的核心板上進(jìn)行了AIS信號的解調(diào)測試，驗證設(shè)計的正確性。該設(shè)計方案占用資源少，有利于AIS設(shè)備的小型化，并降低了硬件成本。

發(fā)表于：1/15/2018

可編程可伸縮的雙域模乘加器研究與設(shè)計[模擬設(shè)計][其他]

模乘和模加減作為橢圓曲線公鑰體制的核心運算，在ECC算法實現(xiàn)過程中使用頻率極高。如何高效率、低成本地實現(xiàn)模乘模加減是當(dāng)前的一個研究熱點。針對FIOS類型Montgomery模乘算法和模加減算法展開研究，結(jié)合可重構(gòu)設(shè)計技術(shù)，并對算法進(jìn)行流水線切割，設(shè)計實現(xiàn)了一種能夠同時支持GF(p)和GF(2n)兩種有限域運算、長度可伸縮的模乘加器。最后對設(shè)計的模乘加器用Verilog HDL進(jìn)行描述，采用綜合工具在CMOS 0.18 μm typical 工藝庫下綜合。實驗結(jié)果表明，該模乘加器的最大時鐘頻率為230 MHz，不僅在運算速度和電路面積上具有一定優(yōu)勢，而且可以靈活地實現(xiàn)運算長度伸縮。

發(fā)表于：1/12/2018

眾核片上資源動態(tài)劃分與管理研究[嵌入式技術(shù)][其他]

為了提高芯片的可擴展性多采用基于NoC的分簇管理方案，現(xiàn)有的基于應(yīng)用的動態(tài)實時分簇管理方案已有較深入的研究，然而關(guān)于固定分簇方案的研究較為缺乏，包括在該方案下的核級容錯策略。在此背景下設(shè)計了一種基于固定分簇方案的核級容錯策略，提出了片上區(qū)域重劃分算法，并完成了芯片的MATLAB建模及實現(xiàn)。進(jìn)行了故障注入實驗，將區(qū)域重劃分算法與隨機分簇算法就分簇后的片上平均曼哈頓距離進(jìn)行比較，得到了比較好的結(jié)果，加入側(cè)邊冗余核之后，將區(qū)域重劃分算法與工程常用的行列替換策略進(jìn)行比較，結(jié)果也表明該算法優(yōu)于行列替換策略。

發(fā)表于：1/12/2018

基于全同態(tài)MAC的消息認(rèn)證算法設(shè)計[模擬設(shè)計][其他]

針對通信信道中數(shù)據(jù)傳輸?shù)陌踩院驼J(rèn)證問題，通過對全同態(tài)加密和消息認(rèn)證碼(Message Authentication Code，MAC)算法的研究，提出一種基于全同態(tài)MAC的消息認(rèn)證算法設(shè)計方案。該方案首先在接收端對消息進(jìn)行全同態(tài)加密，結(jié)合MD5算法對加密后的數(shù)據(jù)進(jìn)行擾亂處理，將處理后的數(shù)據(jù)在信道中傳輸。然后，在接收端檢測消息在傳輸信道中是否被篡改，再對數(shù)據(jù)執(zhí)行全同態(tài)解密，進(jìn)而確保消息傳輸?shù)目煽啃浴Ｗ詈?，在SMIC 65 nm工藝下完成硬件設(shè)計，DC綜合后電路面積為21 911 μm2，在1.2 V電壓下最高工作頻率可達(dá)到204 MHz，功耗為5.73 mW。

發(fā)表于：1/11/2018

一種低溫漂高電源抑制比帶隙基準(zhǔn)源的設(shè)計[模擬設(shè)計][其他]

在傳統(tǒng)的電流模電壓基準(zhǔn)結(jié)構(gòu)下，基于一階補償后的電壓基準(zhǔn)輸出特性，設(shè)計了一個簡單的高、低溫補償電路，在寬的溫度范圍內(nèi)(-50~150 ℃)，顯著提高了電壓基準(zhǔn)的精度。同時，對電路進(jìn)行簡單的改進(jìn)，輸出電壓獲得了高的電源抑制比。對設(shè)計的電路采用TSMC 65 nm CMOS工藝模型進(jìn)行仿真，在1.5 V的電源電壓下，PSRR為-83.6 dB，溫度系數(shù)為2.27 ppm/℃。

發(fā)表于：1/11/2018

埋入式基板中傳輸線間串?dāng)_問題研究[模擬設(shè)計][其他]

選取埋入式基板中的傳輸線寬度、傳輸線厚度、傳輸線耦合長度、耦合間距和基板介電常數(shù)5個參數(shù)作為關(guān)鍵因素，建立了五因素四水平16種參數(shù)水平的正交實驗表，進(jìn)行了極差分析。結(jié)果表明：傳輸線間耦合間距對串?dāng)_影響最大，其次是傳輸線耦合長度，而基板介電常數(shù)、傳輸線寬度和傳輸線厚度對串?dāng)_影響較??；最優(yōu)參數(shù)組合是W4T4S4L1D1，即傳輸線寬度15 mil，傳輸線厚度70 μm，傳輸線間耦合間距2 mm，耦合長度5 mm，介電常數(shù)4.3。

發(fā)表于：1/10/2018

基于FPGA的PCIe總線接口的DMA控制器的設(shè)計[可編程邏輯][其他]

采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一種PCIe總線接口的DMA控制器的實現(xiàn)方法，并搭建了4通道的PCIe傳輸系統(tǒng)。利用Synopsys VIP驗證環(huán)境對系統(tǒng)進(jìn)行了仿真驗證，利用Altera Stratix V EX系列FPGA搭建平臺進(jìn)行了實際傳輸驗證，驗證了數(shù)據(jù)讀寫的正確性，在進(jìn)行DMA讀寫事務(wù)操作時總線帶寬峰值分別達(dá)到了1 547 MB/s和1 607 MB/s，能滿足大部分實際應(yīng)用中對數(shù)據(jù)傳輸?shù)乃俾室蟆?/a>

一種在GSM下行全頻帶內(nèi)用于可穿戴設(shè)備的高效射頻能量收集技術(shù)[電源技術(shù)][其他]

針對市場上可穿戴、低功耗設(shè)備的興起，探討利用環(huán)境中RF能量實現(xiàn)供電的可能性。針對GSM下行935~960 MHz下行頻段，使用分立元件在RO4003C PCB板材上進(jìn)行了測試驗證。匹配電路中的電感采用自制繞線電感，在接收功率為-10 dBm時，轉(zhuǎn)換效率達(dá)到34.7%。

發(fā)表于：1/9/2018

信息中心網(wǎng)中移動性緩存策略研究[通信與網(wǎng)絡(luò)][數(shù)據(jù)中心]

信息中心網(wǎng)絡(luò)已經(jīng)成為下一代網(wǎng)絡(luò)體系結(jié)構(gòu)研究的熱點，ICN架構(gòu)的典型特征就是利用內(nèi)置緩存來提高內(nèi)容的傳播效率。隨著移動用戶數(shù)量的不斷增加，未來移動用戶也將訪問ICN網(wǎng)絡(luò)，因此開展ICN網(wǎng)絡(luò)移動場景下的緩存研究是十分有意義的。在介紹了ICN網(wǎng)絡(luò)后，接著從多方面著重介紹支持移動性緩存的方案，隨后對ICN網(wǎng)絡(luò)中傳統(tǒng)緩存方案與移動性緩存方案進(jìn)行比較和歸納，最后對移動性緩存方案的發(fā)展與挑戰(zhàn)進(jìn)行展望，為移動性緩存后續(xù)研究提供有益參考。

發(fā)表于：1/9/2018

一種帶開關(guān)回饋電容變頻器的仿真研究[電源技術(shù)][其他]

針對變頻器帶電機負(fù)載時回饋能量的吸收，設(shè)計了一種在直流母線兩端增加一個串聯(lián)有反并聯(lián)二極管的功率開關(guān)管的電容支路拓?fù)浣Y(jié)構(gòu)的變頻器。分析了此種結(jié)構(gòu)的工作原理以及在三相正弦電源供電下電機穩(wěn)定運行時回饋能量的大小與轉(zhuǎn)差率的關(guān)系。相同容值下，相較于普通變頻器直流母線直接并聯(lián)電容，開關(guān)電容可以更好地吸收回饋的能量，消除母線的泵升電壓使母線電壓更穩(wěn)定，進(jìn)而使變頻器具有更好的輸出性能。通過MATLAB仿真，驗證了系統(tǒng)的可行性，同時在剛好完全吸收回饋能量的前提下，開關(guān)回饋電容變頻器母線并聯(lián)電容容值可減小為普通變頻器的60.53%。

發(fā)表于：1/8/2018

電流型雙脈沖跨周期調(diào)制Buck變換器研究[電源技術(shù)][汽車電子]

提出一種斷續(xù)導(dǎo)電模式(Discontinuous Conduction Mode，DCM)Buck變換器的電流型雙脈沖跨周期調(diào)制(Dual Pulse Skipping Modulation，DPSM)技術(shù)。與電壓型DPSM技術(shù)比較，電流型DPSM技術(shù)采用雙環(huán)控制技術(shù)，檢測電感電流以產(chǎn)生具有不同占空比的控制脈沖，克服電壓型DPSM開關(guān)DC-DC變換器無法檢測電感電流的問題，有效防止啟動過程中電感電流過沖現(xiàn)象發(fā)生。以DCM Buck變換器為例說明電流型DPSM技術(shù)的原理和輸出電壓紋波與脈沖組合之間的關(guān)系。運用動力學(xué)分析方法建立電流型DPSM DCM Buck變換器的離散時間模型，得出高功率脈沖、低功率脈沖以及跨周期脈沖的組合規(guī)律。最后，給出仿真和實驗結(jié)果，表明有著良好瞬態(tài)性能的電流型DPSM Buck變換器低輸出電壓紋波與較寬的負(fù)載可調(diào)范圍等優(yōu)點。

發(fā)表于：1/8/2018

用于鋰電池模擬的高速電源設(shè)計[電源技術(shù)][其他]

為實現(xiàn)模擬鋰電池的充放電特性，設(shè)計了一臺高速高精度的電源作為鋰電池模擬器來實現(xiàn)充放電功能。電源電路由四部分組成，主要包括電壓、電流采樣電路，電壓、電流控制電路，推挽式結(jié)構(gòu)主電路，以及驅(qū)動電路。實驗證明：放電時0～5 V輸出電壓可調(diào)，輸出電流最大為5 A，充電時實現(xiàn)了0～2 A的電流控制功能。電源的上升速度和下降速度響應(yīng)時間均小于50 μs，與普通的直流電源響應(yīng)時間幾十毫秒相比，該電源有著優(yōu)越的響應(yīng)速度。此高速電源運用于電池測試和電池充電設(shè)備測試有著很好的前景。

發(fā)表于：1/5/2018