基于4通道時間交織的FPGA高速采樣系統(tǒng)[測試測量][其他]

時間交織采樣是提高模數(shù)轉換器采樣率的一種有效途徑。為了完成時間交織采樣的通道失配誤差方法評估，提出并設計了一套基于4通道時間交織的FPGA高速模數(shù)轉換采樣系統(tǒng)。系統(tǒng)由前端模擬電路、采樣陣列、多相時鐘電路模塊、基于FPGA的數(shù)據(jù)緩沖與修正處理模塊構成。系統(tǒng)采樣輸出數(shù)據(jù)通過上傳到上位機進行顯示與性能指標分析。測試結果表明，該TIADC系統(tǒng)通過對失配誤差的數(shù)字后端補償后能穩(wěn)定工作在1 GS/s采樣率。其采樣有效位與平均信噪比分別達到7.03 bit與44.1 dB，可以應用于采樣失配修正方法的驗證與評估。

發(fā)表于：1/17/2018

工業(yè)在線氣體檢測儀的設計與實現(xiàn)[嵌入式技術][其他]

針對傳統(tǒng)氣體檢測儀器測量精度低、穩(wěn)定性差以及可測組分單一等問題，設計出一種用于工業(yè)氣體分析的多通道在線檢測儀。所謂的多通道，即可采用多種類型傳感器，通過不同的搭配測量不同的氣體成分。系統(tǒng)部分選用工業(yè)級芯片STM32F407作為檢測儀信號分析和處理的核心，以新型數(shù)字式紅外傳感器S-Module作為主要的檢測手段；此外，還通過智能化的手段，實現(xiàn)檢測儀測量、記錄一體化。通過測試，該氣體檢測儀具有穩(wěn)定性好、測量精度高、抗干擾能力強的特點，可滿足工業(yè)現(xiàn)場氣體濃度檢測的基本需求。

發(fā)表于：1/17/2018

光電掃描測量網(wǎng)絡信號采集模塊設計[嵌入式技術][其他]

針對工作空間測量定位系統(tǒng)（wMPS）等基于光電掃描的測量網(wǎng)絡對光平面信息檢測的要求，提出了一種基于可編程器件的光平面信息檢測與區(qū)分的系統(tǒng)。該設計使用Xilinx公司的Zynq芯片，在FPGA中設計邏輯電路實現(xiàn)對光平面的電脈沖信息捕獲與鎖存，并設計符合AXI總線通信協(xié)議的IP核增加通信速度。通過仿真表明，該設計具有時間開銷小、實時性強等優(yōu)點，提高了系統(tǒng)效率，同時可應用于其他光學定位設備中，提高定位精度。

發(fā)表于：1/16/2018

基于FreeRTOS和MQTT的海洋監(jiān)測網(wǎng)絡框架[嵌入式技術][其他]

設計基于實時操作系統(tǒng)的海洋監(jiān)測網(wǎng)絡框架，用于實時監(jiān)測海洋信息，保護海洋環(huán)境。采用STM32單片機應用實時操作系統(tǒng)FreeRTOS實現(xiàn)，通過各種傳感器在海下采集數(shù)據(jù)，并使用MQTT協(xié)議（消息隊列遙測傳輸）進行數(shù)據(jù)傳輸，實時監(jiān)測海洋環(huán)境。通過在FreeRTOS操作系統(tǒng)上進行任務設計，并對海流計、水深計采集的數(shù)據(jù)進行傳輸，最終實現(xiàn)海洋環(huán)境實時監(jiān)測。

發(fā)表于：1/16/2018

Nucleus PLUS自旋鎖測試方法研究[嵌入式技術][其他]

Nucleus PLUS是新一代的嵌入式實時多任務操作系統(tǒng)內(nèi)核。在多核操作系統(tǒng)環(huán)境下，同一時刻多任務同時訪問內(nèi)核，自旋鎖可以很好地處理不同處理器之間存在的同步與互斥問題，但自旋鎖如果使用不當，極易產(chǎn)生死鎖，造成應用層功能無法實現(xiàn)，所以很有必要對自旋鎖展開重點測試。通過對自旋鎖機制的研究，提供了一種針對自旋鎖的測試方法，避免自旋鎖在使用中產(chǎn)生死鎖。

發(fā)表于：1/15/2018

帶通采樣星載AIS非相干接收機的FPGA實現(xiàn)[嵌入式技術][其他]

針對星載船舶自動識別系統(tǒng)(AIS)接收機接收信號帶寬窄、多普勒頻偏大，以及系統(tǒng)復雜度要求低的特點，在FPGA上設計了一種帶通采樣的AIS非相干接收機，采用兩級數(shù)字下變頻結構來降低FPGA處理壓力，并減少邏輯資源消耗；采用數(shù)字鑒頻和低通濾波的方法實現(xiàn)AIS信號的非相干解調(diào)。在AD9246+Xilinx xc4vlx80 FPGA的核心板上進行了AIS信號的解調(diào)測試，驗證設計的正確性。該設計方案占用資源少，有利于AIS設備的小型化，并降低了硬件成本。

發(fā)表于：1/15/2018

可編程可伸縮的雙域模乘加器研究與設計[模擬設計][其他]

模乘和模加減作為橢圓曲線公鑰體制的核心運算，在ECC算法實現(xiàn)過程中使用頻率極高。如何高效率、低成本地實現(xiàn)模乘模加減是當前的一個研究熱點。針對FIOS類型Montgomery模乘算法和模加減算法展開研究，結合可重構設計技術，并對算法進行流水線切割，設計實現(xiàn)了一種能夠同時支持GF(p)和GF(2n)兩種有限域運算、長度可伸縮的模乘加器。最后對設計的模乘加器用Verilog HDL進行描述，采用綜合工具在CMOS 0.18 μm typical 工藝庫下綜合。實驗結果表明，該模乘加器的最大時鐘頻率為230 MHz，不僅在運算速度和電路面積上具有一定優(yōu)勢，而且可以靈活地實現(xiàn)運算長度伸縮。

發(fā)表于：1/12/2018

眾核片上資源動態(tài)劃分與管理研究[嵌入式技術][其他]

為了提高芯片的可擴展性多采用基于NoC的分簇管理方案，現(xiàn)有的基于應用的動態(tài)實時分簇管理方案已有較深入的研究，然而關于固定分簇方案的研究較為缺乏，包括在該方案下的核級容錯策略。在此背景下設計了一種基于固定分簇方案的核級容錯策略，提出了片上區(qū)域重劃分算法，并完成了芯片的MATLAB建模及實現(xiàn)。進行了故障注入實驗，將區(qū)域重劃分算法與隨機分簇算法就分簇后的片上平均曼哈頓距離進行比較，得到了比較好的結果，加入側邊冗余核之后，將區(qū)域重劃分算法與工程常用的行列替換策略進行比較，結果也表明該算法優(yōu)于行列替換策略。

發(fā)表于：1/12/2018

基于全同態(tài)MAC的消息認證算法設計[模擬設計][其他]

針對通信信道中數(shù)據(jù)傳輸?shù)陌踩院驼J證問題，通過對全同態(tài)加密和消息認證碼(Message Authentication Code，MAC)算法的研究，提出一種基于全同態(tài)MAC的消息認證算法設計方案。該方案首先在接收端對消息進行全同態(tài)加密，結合MD5算法對加密后的數(shù)據(jù)進行擾亂處理，將處理后的數(shù)據(jù)在信道中傳輸。然后，在接收端檢測消息在傳輸信道中是否被篡改，再對數(shù)據(jù)執(zhí)行全同態(tài)解密，進而確保消息傳輸?shù)目煽啃?。最后，在SMIC 65 nm工藝下完成硬件設計，DC綜合后電路面積為21 911 μm2，在1.2 V電壓下最高工作頻率可達到204 MHz，功耗為5.73 mW。

發(fā)表于：1/11/2018

一種低溫漂高電源抑制比帶隙基準源的設計[模擬設計][其他]

在傳統(tǒng)的電流模電壓基準結構下，基于一階補償后的電壓基準輸出特性，設計了一個簡單的高、低溫補償電路，在寬的溫度范圍內(nèi)(-50~150 ℃)，顯著提高了電壓基準的精度。同時，對電路進行簡單的改進，輸出電壓獲得了高的電源抑制比。對設計的電路采用TSMC 65 nm CMOS工藝模型進行仿真，在1.5 V的電源電壓下，PSRR為-83.6 dB，溫度系數(shù)為2.27 ppm/℃。

發(fā)表于：1/11/2018

埋入式基板中傳輸線間串擾問題研究[模擬設計][其他]

選取埋入式基板中的傳輸線寬度、傳輸線厚度、傳輸線耦合長度、耦合間距和基板介電常數(shù)5個參數(shù)作為關鍵因素，建立了五因素四水平16種參數(shù)水平的正交實驗表，進行了極差分析。結果表明：傳輸線間耦合間距對串擾影響最大，其次是傳輸線耦合長度，而基板介電常數(shù)、傳輸線寬度和傳輸線厚度對串擾影響較??；最優(yōu)參數(shù)組合是W4T4S4L1D1，即傳輸線寬度15 mil，傳輸線厚度70 μm，傳輸線間耦合間距2 mm，耦合長度5 mm，介電常數(shù)4.3。

發(fā)表于：1/10/2018

基于FPGA的PCIe總線接口的DMA控制器的設計[可編程邏輯][其他]

采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一種PCIe總線接口的DMA控制器的實現(xiàn)方法，并搭建了4通道的PCIe傳輸系統(tǒng)。利用Synopsys VIP驗證環(huán)境對系統(tǒng)進行了仿真驗證，利用Altera Stratix V EX系列FPGA搭建平臺進行了實際傳輸驗證，驗證了數(shù)據(jù)讀寫的正確性，在進行DMA讀寫事務操作時總線帶寬峰值分別達到了1 547 MB/s和1 607 MB/s，能滿足大部分實際應用中對數(shù)據(jù)傳輸?shù)乃俾室蟆?/a>

一種在GSM下行全頻帶內(nèi)用于可穿戴設備的高效射頻能量收集技術[電源技術][其他]

針對市場上可穿戴、低功耗設備的興起，探討利用環(huán)境中RF能量實現(xiàn)供電的可能性。針對GSM下行935~960 MHz下行頻段，使用分立元件在RO4003C PCB板材上進行了測試驗證。匹配電路中的電感采用自制繞線電感，在接收功率為-10 dBm時，轉換效率達到34.7%。

發(fā)表于：1/9/2018

信息中心網(wǎng)中移動性緩存策略研究[通信與網(wǎng)絡][數(shù)據(jù)中心]

信息中心網(wǎng)絡已經(jīng)成為下一代網(wǎng)絡體系結構研究的熱點，ICN架構的典型特征就是利用內(nèi)置緩存來提高內(nèi)容的傳播效率。隨著移動用戶數(shù)量的不斷增加，未來移動用戶也將訪問ICN網(wǎng)絡，因此開展ICN網(wǎng)絡移動場景下的緩存研究是十分有意義的。在介紹了ICN網(wǎng)絡后，接著從多方面著重介紹支持移動性緩存的方案，隨后對ICN網(wǎng)絡中傳統(tǒng)緩存方案與移動性緩存方案進行比較和歸納，最后對移動性緩存方案的發(fā)展與挑戰(zhàn)進行展望，為移動性緩存后續(xù)研究提供有益參考。

發(fā)表于：1/9/2018

一種帶開關回饋電容變頻器的仿真研究[電源技術][其他]

針對變頻器帶電機負載時回饋能量的吸收，設計了一種在直流母線兩端增加一個串聯(lián)有反并聯(lián)二極管的功率開關管的電容支路拓撲結構的變頻器。分析了此種結構的工作原理以及在三相正弦電源供電下電機穩(wěn)定運行時回饋能量的大小與轉差率的關系。相同容值下，相較于普通變頻器直流母線直接并聯(lián)電容，開關電容可以更好地吸收回饋的能量，消除母線的泵升電壓使母線電壓更穩(wěn)定，進而使變頻器具有更好的輸出性能。通過MATLAB仿真，驗證了系統(tǒng)的可行性，同時在剛好完全吸收回饋能量的前提下，開關回饋電容變頻器母線并聯(lián)電容容值可減小為普通變頻器的60.53%。

發(fā)表于：1/8/2018