《電子技術應用》
您所在的位置:首頁 > 電源技術 > 設計應用 > 基于多場景FSDB向量解析提高電源完整性分析覆蓋率
基于多場景FSDB向量解析提高電源完整性分析覆蓋率
2018年電子技術應用第8期
徐慧敏,朱薇薇,施建安
英偉達半導體科技(上海)有限公司,上海201210
摘要: 超高晶體管密度和不斷增加的工作頻率導致更嚴重的電源完整性問題,基于FSDB的門級向量進行仿真可實現(xiàn)更精確的分析結果。FSDB持續(xù)時間太長,在整個仿真周期內(nèi)分析全芯片電源完整性是不切實際的,需解析其中實際案例覆蓋率最高的時間段。本文所述方法基于電源完整性相關特征,通過多場景FSDB向量解析,提高IR-Drop和PowerEM違例覆蓋率,實現(xiàn)更全面的電源完整性分析方案。
中圖分類號: TN402
文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.189015
中文引用格式: 徐慧敏,朱薇薇,施建安. 基于多場景FSDB向量解析提高電源完整性分析覆蓋率[J].電子技術應用,2018,44(8):10-12.
英文引用格式: Xu Huimin,Zhu Weiwei,Shi Jian′an. Multiple scenario profiling to improve power integrity analysis coverage[J]. Application of Electronic Technique,2018,44(8):10-12.
Multiple scenario profiling to improve power integrity analysis coverage
Xu Huimin,Zhu Weiwei,Shi Jian′an
NVIDIA Semiconductor Technology(Shanghai) Co.,Shanghai 201210,China
Abstract: The ultra-high transistor density and increasing frequency lead to more critical power integrity issues. Vector-dependent simulation based on FSDB generates more accurate analysis. It’s not practical to simulate full chip through the simulation cycle, it needs profiling to provide interval with high coverage of realistic application. Considering power integrity relevant phenomenon, based on multiple scenario profiling, it improves IR-Drop and PowerEM violation coverage, to achieve a more comprehensive power integrity analysis.
Key words : power integrity;FSDB;profiling;IR-drop;PowerEM

0 引言

    工藝的發(fā)展允許芯片在更小的面積內(nèi)實現(xiàn)更高的性能。同時,隨著時鐘頻率和時序要求的提高,設計對各種噪聲源和IR-Drop帶來的電源完整性問題越來越敏感[1]。精確的電源分析需要測試全面的工作狀態(tài),但是,過高的仿真周期成本限制了仿真覆蓋率的實現(xiàn)。因此,基于FSDB解析出關鍵的電源完整性分析向量時段很重要。本文基于VoltusTM提供的解析工具,提出兩種不同于傳統(tǒng)FSDB向量解析的場景,實現(xiàn)更全面的電源完整性分析。

1 傳統(tǒng)FSDB向量解析及其局限性

    傳統(tǒng)FSDB向量解析出總功耗最差的時間段進行電源完整性分析[2],不考慮單元物理位置因素。不均勻的單元翻轉和分布會產(chǎn)生局部IR-Drop熱點,傳統(tǒng)方案無法覆蓋最差的局部熱點。實際設計中,局部過高熱點的危害可能會更大,導致性能下降和信號完整性問題。高頻率的重要數(shù)據(jù)總線邏輯可能會產(chǎn)生局部的高功率密度區(qū)域。進行動態(tài)向量的PowerEM分析時,不均勻的大電流密度會產(chǎn)生更多的違例,基于最大總功耗的傳統(tǒng)FSDB向量解析方案無法對應最多的PowerEM違例時段。

1.1 局部熱點場景特征

    復雜的設計中,存在高翻轉單元區(qū)域,傳輸高頻數(shù)據(jù),產(chǎn)生局部IR-Drop熱點。如圖1所示,將設計分為A、B、C、D 4個物理分區(qū),P1是時間段1的總功耗,P2是時間段2的總功耗 。P1A、P1B、P1C、P1D是時間段1中4個分區(qū)的相應局部功耗。P2A、P2B、P2C、P2D是時間段2中4個分區(qū)的相應局部功耗。功耗數(shù)值大小如下:

     wdz2-gs1.gif

wdz2-t1.gif

    基于傳統(tǒng)FSDB向量解析,時間段1有最差的總功耗,被選擇為解析結果用來進行電源分析,時間段2會被忽略。完整的向量電源分析應考慮總功耗和物理布局的相關性。在時間段2期間,D分區(qū)有最大的局部功耗,產(chǎn)生比時間段1更差的局部電源電壓降。局部功耗過大可能會導致局部電路失效,從而影響整個設計的性能,因此,在進行電源完整性分析時,應保證仿真分析覆蓋由于局部高翻轉高功耗引起的熱點[3-4]。

1.2 PowerEM熱點場景特征

    兩個因素導致PowerEM違例:第一,不均勻的電源電阻網(wǎng)絡分布;第二,電源帶單元高功耗。如圖2所示,多個功耗高的單元聚集在同一個電源帶中,物理位置靠近左側物理電源節(jié)點,I1和I2是來自兩個物理電源節(jié)點的電流,R1和R2是基于電源網(wǎng)絡計算出的電源電阻,因此,當R1<R2時,I1>I2,左側電流密度更大,容易發(fā)生PowerEM違例。

wdz2-t2.gif

2 多場景FSDB向量解析方案和仿真

2.1 多場景FSDB向量解析方案

    基于第1節(jié)的分析結果,提出一種多場景FSDB解析方案,如圖3所示,參照表1對應相關縮寫。 基于VoltusTM提供的分物理網(wǎng)格進行功率密度計算的解析功能,解析工具可以在每個時間段計算不同物理網(wǎng)格內(nèi)的功率密度,得出最差功率密度的物理網(wǎng)格區(qū)塊及相應時間段[1]。利用該功能,解析出基于用戶自定義的物理網(wǎng)格大小下最差的局部功率密度區(qū)域。VoltusTM同樣支持解析單元功耗最差的時間段,得出每個單元最差的功耗和想要的時間段,用來幫助驗證分析PowerEM違例場景。

wdz2-t3.gif

wdz2-b1.gif

2.2 局部熱點仿真分析

    基于FSDB解析出不同的時間段,T1為TPW時間段,表征總功耗最差,T2為LPDW時間段,表征局部熱點。圖4為T1的總功耗解析結果,圖5為T2的總功耗解析結果,如圖所示,T1的總功耗大于T2。但是,基于提出一種多場景FSDB解析方案,參照表1對應相關縮寫?;谖锢砭W(wǎng)格功率密度計算,100×100的物理網(wǎng)格下,最差功率密度發(fā)生在T2的{x1 y1 x2 y2}區(qū)域?;赥1和T2進行仿真分析,得到{x1 y1 x2 y2}區(qū)域內(nèi)的所有單元的電源電壓降值。如圖6所示,局部熱點內(nèi)電源電壓降更差,表2為最差單元的電源電壓降對比。局部熱點的違例不能被全局熱點覆蓋。

wdz2-t4.gif

wdz2-t5.gif

wdz2-t6.gif

wdz2-b2.gif

2.3 單元熱點仿真分析

    基于VoltusTM解析出每個單元最差功耗和時間段,按照時間段分組,得出最多最差單元的時間段。在VoltusTM中讀取單元列表,觀測到有一組單元在時間段T3內(nèi)聚集在同一塊電源網(wǎng)格區(qū)域{x3 y3 x4 y4},如第1節(jié)分析,區(qū)域{x3 y3 x4 y4}是PowerEM危險區(qū)。基于T3進行仿真分析,和T1的仿真結果比較。如表3所示,單元熱點下,區(qū)域內(nèi)有更多的違例,圖7顯示總功耗T1更差,但無法覆蓋局部PowerEM違例。

wdz2-b3.gif

wdz2-t7.gif

3 結論

    基于VoltusTM物理網(wǎng)格功率密度計算和單元功耗計算的解析功能,提出一套多場景FSDB向量解析實現(xiàn)方案,得出局部熱點時間段和基于單元熱點解析出PowerEM熱點時間段,結合全局熱點時間段,進行多重場景的電源仿真分析,提高電源完整性在局部熱點和PowerEM違例分析時的覆蓋率。

參考文獻

[1] Voltus IC power integrity solution user guide version 14.21[Z].2014.

[2] RABAEY J M,et al.Digital integrated circuits: a design perspective[M].2nd ed.Pearson,2003.

[3] LIN S,CHANG N.Challenges in power-ground integrity[C].International Conference on Computer Aided Design,2001:651-654.

[4] NITHIN S K,SHANMUGAM G,CHANDRASEKAR S.Dynamic voltage(IR) drop analysis and design closure:issues and challenges[C].2010 11th International Symposium on Quality Electronic Design(ISQED),2010:611-617.



作者信息:

徐慧敏,朱薇薇,施建安

(英偉達半導體科技(上海)有限公司,上海201210)

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉載。