梁茂，戴世通

　　（西安理工大學(xué) 工程訓(xùn)練中心，陜西 西安 710054）

　　摘要：研究了模擬、數(shù)字和射頻混合電路便攜式設(shè)備中PCB板電源傳輸系統(tǒng)（PDS）的設(shè)計(jì)方法，以及由電源傳輸系統(tǒng)引起的信號(hào)完整性問題。對(duì)PDS去耦網(wǎng)絡(luò)中電容容量和數(shù)量做了定量和定性分析及研究，從電容提供電流速度這一角度給出了電容在PCB設(shè)計(jì)中布局的方法，以及電源傳輸系統(tǒng)引起的信號(hào)完整性問題的解決方法。該方法是經(jīng)過大量智能便攜式產(chǎn)品設(shè)計(jì)和測試總結(jié)與歸納后得出的，解決了設(shè)計(jì)和測試過程中出現(xiàn)的很多問題，也為新產(chǎn)品的開發(fā)在電源設(shè)計(jì)方面提供了新思路。

　　關(guān)鍵詞：電源噪聲；PDS；電源完整性

　　中圖分類號(hào)：TN402文獻(xiàn)標(biāo)識(shí)碼：ADOI： 10.19358/j.issn.1674-7720.2017.09.011

　　引用格式：梁茂，戴世通.便攜式系統(tǒng)PDS分析與設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2017,36（9）：34-37.

0引言

　　隨著智能便攜式設(shè)備的高速發(fā)展，當(dāng)前智能便攜式設(shè)備系統(tǒng)集成了數(shù)字、模擬、射頻、存儲(chǔ)器、傳感器等各種功能模塊，同時(shí)超薄智能便攜式設(shè)備日益風(fēng)行，使智能便攜式設(shè)備的PCB板越來越小，集成度越來越高。系統(tǒng)向更高速度和更大功率發(fā)展的進(jìn)程中，電源完整性（Power Integrity，PI）分析與設(shè)計(jì)已成為高速設(shè)計(jì)中的重中之重，PI直接影響著系統(tǒng)的各個(gè)方面。

　　當(dāng)前智能便攜式設(shè)備PCB普遍采用多層高速的平面電源總線結(jié)構(gòu)，使電源分配網(wǎng)絡(luò)的組成非常復(fù)雜，互聯(lián)結(jié)構(gòu)異常龐大。存在由封裝引腳和印制線過長形成的寄生電感，焊盤到地、焊盤到電源平面和焊盤到印制線之間形成的寄生電容，通孔之間的相互影響，以及許多其他可能的寄生效應(yīng)［1］等問題。圖1是典型的運(yùn)算放大器電路，圖2是考慮寄生效應(yīng)后的運(yùn)算放大器電路。由于寄生效應(yīng)的影響，到達(dá)實(shí)際器件的電源與地引腳的電壓可能產(chǎn)生很大的波動(dòng)。這種電源波動(dòng)會(huì)導(dǎo)致兩種問題：信號(hào)路徑中的同時(shí)開關(guān)噪聲（Simultaneous Switching Noise，SSN）和電源供電軌道坍塌［2］。SSN大多發(fā)生在并行總線中，由于共地造成相鄰信號(hào)線之間的耦合增強(qiáng)，各信號(hào)線之間的耦合電感可能會(huì)導(dǎo)致非常嚴(yán)重的串?dāng)_。

　　這類噪聲是由耦合電感（即互感）產(chǎn)生的。對(duì)于電源來說，當(dāng)通過電源/地路徑的電流變化時(shí)，特別是有大電流輸出時(shí)，在電源路徑和地路徑的阻抗上將產(chǎn)生一個(gè)壓降。當(dāng)這個(gè)壓降變得嚴(yán)重時(shí)，就會(huì)形成電源供電軌道坍塌。導(dǎo)致這一問題的原因之一就是電源系統(tǒng)功率得不到及時(shí)可靠的傳輸，也就是系統(tǒng)的PDS設(shè)計(jì)不當(dāng)。因此，設(shè)計(jì)優(yōu)良的PDS是智能便攜式設(shè)備電源PI的關(guān)鍵所在，它決定整個(gè)智能便攜式設(shè)備系統(tǒng)的可靠性和穩(wěn)定性。優(yōu)良的PDS應(yīng)該滿足以下兩個(gè)要求：（1）在噪聲可以接受的條件下，電流能得到及時(shí)可靠的傳輸；（2）保證智能便攜式設(shè)備板上的其他模擬信號(hào)和射頻信號(hào)的完整性，同時(shí)將智能便攜式設(shè)備的電磁輻射控制在合理的范圍內(nèi)。

1PDS去耦網(wǎng)絡(luò)設(shè)計(jì)

　　在解決電流不能及時(shí)傳輸這個(gè)問題前，首先要了解是什么原因?qū)е码娏鞑荒芗皶r(shí)傳輸。其實(shí)電流不能及時(shí)傳輸主要是由于智能便攜式設(shè)備的PDS中存在多種阻抗不連續(xù)造成的。常見的阻抗不連續(xù)有電池PCB、PCB封裝和封裝裸芯片等。這些不連續(xù)使得PDS電流通路上的擴(kuò)散電感增加，在PDS通路上就會(huì)產(chǎn)生很大的電源彈和地彈。在脈沖電流發(fā)生的過程中，這些電感感受到通過自身電流的變化，就會(huì)產(chǎn)生一個(gè)感應(yīng)電壓以阻止或減小電流的變化，這種反作用導(dǎo)致了電流的及時(shí)傳輸被延時(shí)。解決這個(gè)問題的最好辦法就是在PDS上設(shè)計(jì)去耦網(wǎng)絡(luò)，在電流不能及時(shí)傳輸給IC時(shí)，讓去耦網(wǎng)絡(luò)起到輸送電流的作用。因此，必須有一個(gè)替代性的去耦網(wǎng)絡(luò)在脈沖電流發(fā)生時(shí)為IC提供及時(shí)的電荷以確保電流的及時(shí)傳輸，否則IC將會(huì)工作失常。設(shè)計(jì)去耦網(wǎng)絡(luò)最重要的參數(shù)就是去耦網(wǎng)絡(luò)所應(yīng)該提供的目標(biāo)去耦時(shí)間，而這個(gè)時(shí)間就是PDS通路上由串聯(lián)電感所引起的延時(shí)。去耦網(wǎng)絡(luò)的目標(biāo)延時(shí)TL［2］表達(dá)式為：

　　這個(gè)目標(biāo)延時(shí)TL即為電感引入的電流延時(shí)。式中L為回路中的串聯(lián)電感，I為平均電流，△V是電感引起電源的電壓降。為了保持及時(shí)連續(xù)的功率傳輸，必須增加一個(gè)電容器網(wǎng)絡(luò)提供瞬時(shí)電流以減小經(jīng)過電感的電流。此時(shí)，要求電容器網(wǎng)絡(luò)的最小去耦時(shí)間TC必須等于或大于功率傳輸延時(shí)：

　　TC≥TL（2）

　　如果已知電容網(wǎng)絡(luò)的去耦時(shí)間TC，就可以估算出去耦網(wǎng)絡(luò)的總電容量［2］：

　　去耦網(wǎng)絡(luò)電容值已可以準(zhǔn)確估算，以此選擇去耦電容的數(shù)量、種類和位置，使功率能夠及時(shí)連續(xù)地傳輸。

　　首先分析如何確定電容的數(shù)量，即如何確定大電容和小電容的組合。假設(shè)充滿電容器兩端被短接時(shí)兩端的電壓降△V（△V是IC電源的噪聲容限）的時(shí)間間隔是T△。對(duì)于給定的△V ，T△與電容的串聯(lián)電感、串聯(lián)電阻和電容值相關(guān)，隨著容值的增加這三個(gè)參數(shù)都是單調(diào)遞增［3］。從電容器的數(shù)據(jù)手冊(cè)中可以查到，電容的容值越大封裝越大，封裝越大寄生電感就越大。因此，對(duì)于給定的電容量和噪聲容限，使用多個(gè)小封裝的電容器比一個(gè)大容量的電容器更能有效提高電容器的供電速度［4］。而在T△之后，去耦電容器就不能繼續(xù)提供電荷，必須再次充電。否則，IC就會(huì)由于供電電壓下降太多而不能正常工作。這時(shí)就需要下一級(jí)電容器為IC提供電流。依據(jù)工程實(shí)踐中的2倍原則，去耦電容器最大的T△必須小于功率傳輸延時(shí)或者總?cè)ヱ顣r(shí)間的一半：

　　同時(shí)下一級(jí)電容的T△小于當(dāng)前級(jí)電容的T△，如下式：

　　TΔ(i)<TΔ(i+1)≤2TΔ(i)（5）

　　對(duì)于上述約束條件，通過示例可以很容易理解。假設(shè)最快的電容器（即第一級(jí)電容器）選為22 nF，那么第二級(jí)電容器就應(yīng)該選為47 nF，第三級(jí)電容器為0.1 μF。這時(shí)應(yīng)為47 nF電容的T△小于22 nF電容器T△的兩倍。如果總的去耦時(shí)間為1 μs，那么最高級(jí)別電容器的T△應(yīng)小于0.5 μs［5］。在上述分析的基礎(chǔ)上可以得出如下結(jié)論：當(dāng)一個(gè)電容器的頻率響應(yīng)開始下降時(shí)，另一個(gè)電容器的頻率響應(yīng)開始起作用，所以能在多個(gè)十倍頻程范圍內(nèi)保持很低的AC阻抗。圖3是電容器阻抗與頻率的關(guān)系，給出了采用多個(gè)并聯(lián)電容器的優(yōu)點(diǎn)，在低頻段大的電容器提供低阻抗的接地通路；在高頻段小的電容器提供低阻抗的接地通路。圖4是依據(jù)以上規(guī)則設(shè)計(jì)的某智能便攜式設(shè)備在通話狀態(tài)下實(shí)測核電源紋波波形，紋波完全滿足該電源的噪聲容限。

　　另一方面，去耦網(wǎng)絡(luò)在PCB中相對(duì)于IC的位置也非常重要，這在大量的工程實(shí)踐中已被證明。電容應(yīng)按照其容量和封裝依次由小到大靠近電源IC管腳放置。如圖5所示?？拷麵C一圈是封裝最小的0201電容，然后是封裝為0402的電容。

2防串?dāng)_的PDS返回路徑設(shè)計(jì)

　　在智能便攜式設(shè)備的PCB設(shè)計(jì)過程中，設(shè)計(jì)人員更多關(guān)注的是射頻信號(hào)、時(shí)鐘信號(hào)和音頻模擬信號(hào)等，把所有精力都放在這些信號(hào)的設(shè)計(jì)上，想盡一切辦法對(duì)這些信號(hào)實(shí)施保護(hù)隔離等措施，很少去關(guān)注信號(hào)實(shí)際的返回路徑。這樣的設(shè)計(jì)使同步開關(guān)噪聲（SSN）通過PDS傳播成為可能。尤其是電源/地平面常常作為其他信號(hào)的參考平面和返回路徑，使設(shè)計(jì)不合理的電源/地平面就成為噪聲傳播的主要途徑［6］。以GSM制式的手機(jī)為例，音頻信號(hào)的返回路徑必須重點(diǎn)關(guān)注，在一些極端情況下，甚至需要將音頻信號(hào)的返回路徑單獨(dú)設(shè)計(jì)，以粗線的形式返回基帶IC的音頻GND引腳，再通過單點(diǎn)的方式接到整層的地平面上。如圖6、圖7所示為某智能便攜式設(shè)備PCB上的單點(diǎn)設(shè)計(jì)中第四層完整地平面上的單點(diǎn)接地。

　　因此，避免SSN通過PDS傳播，需要從以下三個(gè)方面設(shè)計(jì)PDS。

　　2.1設(shè)計(jì)完整的地平面以減少返回路徑的不連續(xù)

　　對(duì)于理想的傳輸線而言，返回電流分布在信號(hào)電流正上方或正下方的參考平面上，信號(hào)電流和返回電流接近布線可減小整個(gè)回路的阻抗，從而使信號(hào)能高質(zhì)量地傳輸，簡言之，即電流總是以阻抗最小的回路流動(dòng)［4］。對(duì)于便攜式設(shè)備系統(tǒng)而言，高頻率導(dǎo)致的高感抗使得回路電感變得更為重要，應(yīng)該保證盡量低的回路電感，使返回路徑連續(xù)。如圖8所示，返回路徑出現(xiàn)不必要的分割，使電源適配器的返回路徑不連續(xù)，造成回路面積增大，形成返回路徑的阻抗突變，返回電流在阻抗不連續(xù)的地方激起較大的電壓波動(dòng)。這在智能便攜式設(shè)備系統(tǒng)上表現(xiàn)出的問題就是設(shè)備在做插適配器ESD測試時(shí)出現(xiàn)重啟。解決類似不連續(xù)問題的最好方法是：盡最大努力減少PCB的表層布線，使表層GND平面完整、連續(xù)。大量的實(shí)踐表明，完整的平面是最理想的返回路徑，但在實(shí)際的設(shè)計(jì)中一些非理想的互連是很難避免的，這需要在設(shè)計(jì)中根據(jù)實(shí)際情況進(jìn)行權(quán)衡。

　　2.2特殊電源返回路徑避免與敏感信號(hào)回路重疊

　　在智能便攜式設(shè)備PCB這種高密度的互連系統(tǒng)中，避免各個(gè)信號(hào)走線之間的串?dāng)_也是系統(tǒng)噪聲控制的一項(xiàng)主要內(nèi)容。在這種多走線互聯(lián)結(jié)構(gòu)中，走線之間的容性串?dāng)_和感性串?dāng)_可能導(dǎo)致信號(hào)的不完整［9］。當(dāng)多條走線共用返回路徑時(shí)，感性串?dāng)_將表現(xiàn)得非常突出，特別是當(dāng)多條信號(hào)同時(shí)切換時(shí)，將導(dǎo)致嚴(yán)重的返回路徑噪聲，這種噪聲嚴(yán)重時(shí)可導(dǎo)致系統(tǒng)間斷性故障［8］。因此，像DCDC一類干擾非常大的電源，返回路徑必須嚴(yán)格控制［7］。在智能便攜式設(shè)備的研發(fā)過程中，開關(guān)頻率串?dāng)_到射頻載波上的情況非常普遍。這類問題主要從以下幾個(gè)方面來解決：（1）DCDC電源在PCB的位置遠(yuǎn)離射頻模塊、音頻模塊和模擬器件等，可以將開關(guān)電源模塊單獨(dú)放在一個(gè)屏蔽腔內(nèi)。（2）縮短返回路徑，針對(duì)開關(guān)頻率添加去耦電容旁路噪聲，使開關(guān)噪聲通過最短路徑返回電源。（3）返回路徑單點(diǎn)接地，避免與其他信號(hào)共用返回路徑，最大程度地減小串?dāng)_的發(fā)生。

　　以圖9的BUCK電路為例，分析開關(guān)電路中di/dt在電流傳輸路徑中的危害及解決方法。開關(guān)閉合充電的過程中，通過開關(guān)、電感，然后是輸出電容，最后又通過地流回輸入電容。在放電過程中，電感迫使電流通過輸出電容、地、續(xù)流二極管，然后流回電感。充放電的過程中會(huì)出現(xiàn)續(xù)流二極管路徑電流不連續(xù)的情況，出現(xiàn)陡峭的邊緣［8］。因此，理想的解決辦法是將二極管的陽極直接聯(lián)到輸入電容的接地端，強(qiáng)制地電流連續(xù)流通，使GND回流電流等同于電感電流，顯著降低充放電過程中通過續(xù)流二極管的di/dt變化。

　　2.3平面PDS設(shè)計(jì)

　　PCB電路向高密度發(fā)展的總趨勢是采用平面電源總線，參考平面是PCB中完整的薄銅片，其在智能便攜式設(shè)備PCB設(shè)計(jì)中作用極為重要。如果沒有設(shè)計(jì)良好的參

　　考平面，就不可能獲得高性能而又符合EMI要求的智能便攜式設(shè)備產(chǎn)品。好的電源/地平面的設(shè)計(jì)能使便攜式設(shè)備系統(tǒng)得到很好的功率傳輸［10］，同時(shí)還起到提高信號(hào)完整性和控制EMI的作用。良好的平面PDS設(shè)計(jì)有以下優(yōu)點(diǎn)：（1）為PCB上所有器件提供一個(gè)在很高頻率范圍內(nèi)干凈穩(wěn)定的參考電壓。（2）為高速信號(hào)提供一條低阻抗的返回路徑，從而使高速信號(hào)傳輸成為可能，保證高速載波在PCB上傳輸。射頻信號(hào)一般以微帶線或帶狀線完成在PCB上的走線，返回電流位于信號(hào)線的正下方以獲得最小回路阻抗。（3）為高速信號(hào)提供最小的返回路徑，減小了回路面積和阻抗，從而減小回路的輻射。

　　總之，平面PDS設(shè)計(jì)為電流提供了一條低阻抗電流通路，這種低阻抗通路提高了功率傳輸?shù)男省⒏咚傩盘?hào)傳輸?shù)馁|(zhì)量并減小了高速信號(hào)的EMI問題。

3結(jié)論

　　筆者以多年從事智能便攜式設(shè)備PCB設(shè)計(jì)工作的基礎(chǔ)上，從多個(gè)角度深入分析和研究了智能便攜式設(shè)備PCB電源傳輸系統(tǒng)（PDS）的設(shè)計(jì)方法，提出了由PDS設(shè)計(jì)不當(dāng)導(dǎo)致的電流不能及時(shí)傳輸和其他信號(hào)不完整問題的解決方法。同時(shí)本文所述的方法經(jīng)過了大量實(shí)踐檢驗(yàn)，解決了大量工程實(shí)踐中遇到的問題，如文中提到的感性不連續(xù)問題、PDS串?dāng)_耳機(jī)信號(hào)和開關(guān)電源供電不足等問題。該方法為智能便攜式設(shè)備PCB板PDS設(shè)計(jì)和研究提供了一個(gè)新的方向。設(shè)計(jì)規(guī)則簡單易懂。在設(shè)計(jì)之初，再結(jié)合Cadence仿真工具能得到更好的設(shè)計(jì)效果。該方法可以有效地運(yùn)用于PDS的綜合設(shè)計(jì)。

參考文獻(xiàn)

　?。?］ SWAMINATHAN M， EGEENGIN A.芯片及系統(tǒng)中的電源完整性建模與設(shè)計(jì)［M］.李玉山，張木水，等譯.北京：電子工業(yè)出版社，2009.

　　［2］ 張木水，李玉山.信號(hào)完整性分析與設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2010.

　?。?］ HOWARD J， GRAMAM M．高速數(shù)字設(shè)計(jì)［M］．沈立，朱來文，陳宏偉，等譯．北京：電子工業(yè)出版社，2004．

　　［4］ Li Mike Peng.高速系統(tǒng)設(shè)計(jì)：抖動(dòng)、噪聲與信號(hào)完整性［M］.李玉山，潘健，等譯.北京：電子工業(yè)出版社，2009.

　?。?］ LAI Q T, MAO J F, ZHANG M S. Compensation design for DC blocking Multilayer Ceramic Capacitor (MLCC) in highspeed applications［J］. IEEE Transactions on Components Packaging and Manufacturing Technology, 2011,1(5):742-751.

　　［6］ ZHANG M S, MAO J F. Power noise suppression using powerandground via pairs in multilayered printed circuit boards［J］. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2011,1(4):374-385.

　?。?］ ZHANG M S, MAO J F. A new systematic method for the modeling, analysis, and design of highspeed power delivery networks by using distributed port［J］. IEEE Transactions on Microwave Theory Techmques, 2010,58(11):2940-2951.

　?。?］ ZHANG M S, LI Y S, LI L P. Analyze and design highspeed power delivery networks using new multiinput impedances in printed circuit boards［J］. Microware Theory Techniquces.IEEE Transactions on, 2009,57（7）：1818-1831.

　　［9］ 劉婷婷，鄧豹，韓嫚莉．電源完整性測試［J］．微型機(jī)及應(yīng)用，2015，34(8)：29-31．

　?。?0］ 劉天翔，鄒曉漁，戴錢坤．基于UCC29002的電源均流電路設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2012，38(1)：48-50.