《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > 片上電源電壓噪聲功率譜測量方法綜述
片上電源電壓噪聲功率譜測量方法綜述
2021年電子技術(shù)應(yīng)用第8期
翟鵬飛1，周 雄1，李 強(qiáng)1，2
1.電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都610054； 2.琶洲實(shí)驗(yàn)室-人工智能與數(shù)字經(jīng)濟(jì)廣東省實(shí)驗(yàn)室，廣東 廣州510330
摘要： 隨著現(xiàn)代超大規(guī)模集成電路的電源網(wǎng)絡(luò)變得十分復(fù)雜，在片上對其各電源域電壓噪聲功率譜的測量變得越來越有意義。片上電源電壓噪聲測量電路的設(shè)計(jì)難點(diǎn)主要是在面積和功耗開銷較小的情況下，可以較高精度地測量頻率范圍很寬的電源噪聲信號。介紹了基于自相關(guān)方法測量電源電壓噪聲功率譜的原理，并總結(jié)了目前用于電源電壓噪聲功率譜測量的主要電路技術(shù)，討論了相關(guān)結(jié)構(gòu)和技術(shù)的優(yōu)缺點(diǎn)，為超大規(guī)模集成電路的設(shè)計(jì)研發(fā)人員提供了有益參考。
中圖分類號： TN407
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.201215
中文引用格式： 翟鵬飛，周雄，李強(qiáng). 片上電源電壓噪聲功率譜測量方法綜述[J].電子技術(shù)應(yīng)用，2021，47(8)：30-33，38.
英文引用格式： Zhai Pengfei，Zhou Xiong，Li Qiang. Review of on chip power supply noise power spectrum measurement[J]. Application of Electronic Technique，2021，47(8)：30-33，38.
Review of on chip power supply noise power spectrum measurement
Zhai Pengfei1，Zhou Xiong1，Li Qiang1，2
1.School of Electronic Science and Engineering，University of Electronic Science and Technology of China，Chengdu 610054，China； 2.Pazhou Lab，Guangdong Artificial Intelligence and Digital Economy Loboratory，Guangzhou 510330，China
Abstract： As the complexity of power delivery network in modern VLSI, the on-chip measurement of the noise power spectrum of each power domain becomes more meaningful. The difficulty of the on-chip power supply noise measurement is mainly to measure the noise in a very wide frequency range with high accuracy under the condition of small area and power consumption overhead. This paper introduces the principle of measuring the power supply noise spectrum based on the autocorrelation, and summarizes the main circuit techniques currently used for power supply noise measurement, and discusses the advantages and disadvantages of related structures, which provides a useful reference for VLSI designers.
Key words : power supply noise；power delivery network；power spectrum measurement；autocorrelation

0 引言

    現(xiàn)代的片上系統(tǒng)(SoC)的功能越來越復(fù)雜，性能要求也在不斷提高，為了保證系統(tǒng)良好穩(wěn)定地工作，其電源網(wǎng)絡(luò)是十分復(fù)雜的。隨著工藝尺寸越來越小，片上走線和走線、走線和器件之間的寄生越來越大，相互之間的耦合和干擾也就越來越大，更加惡化了片上電源噪聲的情形。同時，電源供電電壓越來越低，導(dǎo)致噪聲容限越來越小，所以電源網(wǎng)絡(luò)模型在芯片的設(shè)計(jì)過程中是十分重要的。要想獲得準(zhǔn)確的電源網(wǎng)絡(luò)模型，需要在芯片生產(chǎn)出來后，對芯片內(nèi)部的電源電壓噪聲(PSN)進(jìn)行實(shí)際測量，再由測得的噪聲數(shù)據(jù)反推出電源網(wǎng)絡(luò)模型的參數(shù)。

    片上PSN測量類型主要可以分為時域波形測量[1-4]和噪聲功率譜測量兩種[5-9]，本文主要介紹片上噪聲功率譜測量技術(shù)。片上電源電壓功率譜測量主要是基于維納-辛欽定理，對電源電壓上的周期平穩(wěn)噪聲進(jìn)行測量[6]，以得到噪聲的頻率和幅度信息。根據(jù)這些信息，同時也可以進(jìn)一步確定噪聲源的位置，并預(yù)估其對芯片中各個模塊性能的影響。




本文詳細(xì)內(nèi)容請下載：http://ihrv.cn/resource/share/2000003694。




作者信息：

翟鵬飛1，周  雄1，李  強(qiáng)1，2

(1.電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都610054；

2.琶洲實(shí)驗(yàn)室-人工智能與數(shù)字經(jīng)濟(jì)廣東省實(shí)驗(yàn)室，廣東 廣州510330)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。