《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > Transceiver對(duì)電源文波噪聲的要求
Transceiver對(duì)電源文波噪聲的要求
摘要: XILINX在Transceiver用戶手冊(cè)里提出了對(duì)模擬電源的文波噪聲要求:10mVp-p10kHz~80Mhz。大多數(shù)客戶一看到該指標(biāo)要求的第一反應(yīng)是——我做不到,XILINX的Transceiver不好,對(duì)電源要求太嚴(yán)了!
Abstract:
Key words :

XILINX在Transceiver用戶手冊(cè)里提出了對(duì)模擬電源的文波噪聲要求:10mV p-p  10kHz~80Mhz。大多數(shù)客戶一看到該指標(biāo)要求的第一反應(yīng)是——我做不到,XILINX的Transceiver不好,對(duì)電源要求太嚴(yán)了!

 

事實(shí)是這樣的嗎?不是。XILINX在其用戶手冊(cè)里給出該指標(biāo),是為了方便客戶作電源設(shè)計(jì)。因?yàn)?,有?shù)據(jù)可以參考了。很多其他供應(yīng)商沒(méi)有給出該指標(biāo)要求,不等于沒(méi)有要求。他們往往是通過(guò)應(yīng)用筆記等其他形式規(guī)定具體的濾波網(wǎng)絡(luò)來(lái)達(dá)到他們的要求,這樣反而減小了客戶的應(yīng)用靈活性,往往是不可能嚴(yán)格實(shí)現(xiàn)的。因?yàn)榭蛻舻钠骷?kù)不見(jiàn)得有供應(yīng)商推薦的器件。

 

隨著Transceiver的工作速率越來(lái)越高,通道數(shù)越來(lái)越多,需要的電源電流越來(lái)越大。原來(lái)的LDO+LC濾波網(wǎng)絡(luò)架構(gòu)受到挑戰(zhàn),電源效率太低,散熱是大問(wèn)題。因此,在實(shí)際的應(yīng)用中不得不考慮用DC/DC給Transceiver供電,選擇怎樣的DC/DC?沒(méi)有技術(shù)指標(biāo),看來(lái)是不可接受的了。

 

XILINX給出10mV p-p  10kHz~80Mhz的指標(biāo)是有依據(jù)的,可實(shí)現(xiàn)的。XILINX最早在UG366里給出該指標(biāo)時(shí)做過(guò)電源噪聲到輸出Jitter的傳遞函數(shù)測(cè)試,結(jié)果如圖1:

 

tu1.png

                     

圖1 電源文波噪聲到輸出Jitter的傳遞函數(shù)曲線

 

可見(jiàn),隨著頻率的升高,每毫伏產(chǎn)生的輸出Jitter增加。在10MHz時(shí)的靈敏度大約是1.5pS/mV。我們?cè)賮?lái)看看Tranceiver對(duì)哪個(gè)頻點(diǎn)的Jitter最敏感?能容忍多少Jitter惡化?根據(jù)GTX的特性報(bào)告RPT120, 10MHz的Jitter對(duì)CDR的性能惡化最敏感(圖2)。根據(jù)GTX的特性報(bào)告RPT120,可以接受約0.1UI(16pS @6.5Gbps)的Jitter惡化(圖3)。此時(shí),對(duì)CDR的性能只有微弱影響。

 

tu2.png

 

圖2.在不同頻點(diǎn)注入0.4UI的Jitter的CDR 抖動(dòng)容忍度曲線

 

 tu3.png

圖3. 在10MHz頻點(diǎn)注入不同Jitter的CDR 抖動(dòng)容忍度曲線

 

但是,對(duì)于電源測(cè)試來(lái)說(shuō),10mV p-p  10kHz~80Mhz的指標(biāo)確實(shí)是挑戰(zhàn)。很多儀表(示波器)的本底噪聲可能已經(jīng)接近5mV,如果探頭系統(tǒng)不用細(xì)同軸線加DC Block的辦法,從探頭引入的噪聲可能已經(jīng)超過(guò)了10mV p-p。因此,需要選用本底噪聲低的示波器,最好有可調(diào)頻點(diǎn)的濾波器,只測(cè)10kHz~80Mhz頻率段。將示波器的垂直分辨率調(diào)到5mV/格,水平方向設(shè)成100uS/格,作長(zhǎng)余輝測(cè)試(見(jiàn)圖4)。量其最大峰峰值,要求不超過(guò)10mV。如果發(fā)現(xiàn)最大峰峰值有少量超過(guò)10mV,我們可以用頻譜儀作一個(gè)附加測(cè)試,看看主要的噪聲頻譜在什么地方(見(jiàn)圖5)?如果不在敏感頻率上(比如10MHz),而是在低頻段(比如1MHz以下),對(duì)系統(tǒng)的性能就不會(huì)有較大的影響??梢圆惶幚?,因?yàn)樵诘皖l段對(duì)電源濾波作處理的代價(jià)很大。比如,需要換用LDO,增加系統(tǒng)散熱負(fù)擔(dān)。

 

 tu4.png

圖4 長(zhǎng)余輝法測(cè)試電源噪聲

 

 tu5.png

圖5 頻譜儀法測(cè)試電源噪聲

 

從最近幾年的工程實(shí)踐來(lái)看,即使是沒(méi)有使用單獨(dú)的DC/DC模塊給SERDES供電,也沒(méi)有引起SERDES問(wèn)題。即使測(cè)量發(fā)現(xiàn)問(wèn)題,也都是測(cè)量本身未按正確方法測(cè)引入的問(wèn)題。因此,XILINX給出的電源文波噪聲的要求是科學(xué)的、合理的可以實(shí)現(xiàn)和驗(yàn)證的。

 

 

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。