最新設計資源

一種基于數(shù)據(jù)存儲的流水SHA256硬件實現(xiàn)電路[模擬設計][其他]

提出了一種新型的基于數(shù)據(jù)存儲的SHA256全流水數(shù)據(jù)迭代方式。在全流水SHA256結構中，數(shù)據(jù)壓縮器中的狀態(tài)寄存器每次更新時只需要計算A和E，而狀態(tài)寄存器B-D和F-H則可以直接從前一輪中的A-C和E-G得到。且每輪新產(chǎn)生的A和E在經(jīng)歷四級流水傳遞后將不再被使用，因此A和E生命周期為4個時鐘周期。在傳統(tǒng)數(shù)據(jù)迭代的方式中，每次數(shù)據(jù)更新將會導致A-H共8組寄存器同時翻轉。因此，為了減小寄存器的翻轉次數(shù)，繼而降低寄存器的翻轉功耗，提出了一種存儲方案，即采用鎖存器存儲每級新產(chǎn)生的A和E，當后級需要使用時，通過選擇器選擇前級鎖存器存儲的A和E數(shù)據(jù)，用于產(chǎn)生本級新的A和E。由此，在進行數(shù)據(jù)迭代時，每輪只有A和E兩組存儲器更新，從而可以降低電路的動態(tài)功耗。在所提方案中，采用鎖存器代替觸發(fā)器作為存儲單元，同時通過由傳輸門構成的選擇器來實現(xiàn)數(shù)據(jù)的選擇。仿真結果表明：在28 nm工藝下，采用數(shù)據(jù)存儲代替寄存器翻轉后的SHA256全流水結構功耗降低約27.5%，面積減少約49.2%。

發(fā)表于：7/6/2019