国产综合亚洲区在线观看,国产永久免费视频

基于Arduino和語音識別的智能垃圾分類系統(tǒng)[其他][其他]

在上海、北京等全國多個省市陸續(xù)推出垃圾分類管理辦法和要求的大背景下，為了能夠更好地幫助居民進行垃圾分類，提出了基于Arduino和語音識別的智能垃圾分類系統(tǒng)。該系統(tǒng)由Android移動端APP、HC-05藍牙模塊、下位機控制模塊構成。Android移動端APP接收語音輸入，識別并加以分類，并通過HC-05藍牙模塊將分類結果發(fā)送到Arduino開發(fā)板，Arduino開發(fā)板根據(jù)分類結果控制相應舵機轉動，從而帶動對應分類的垃圾桶蓋打開，實現(xiàn)垃圾分類。實驗測試結果表明，該系統(tǒng)識別準確率高，具有實用價值。

發(fā)表于：7/28/2021

Spectre X RF在大規(guī)模RFIC設計中的應用[其他][其他]

隨著工藝尺寸的不斷縮小，電路規(guī)模的不斷復雜化以及版圖中寄生規(guī)模的不斷增大，在一些大規(guī)模的后仿驗證過程中，Cadence公司提供的模擬全精度仿真器Spectre/APS/APS RF已不能滿足需求。針對這一問題，Cadence于2019年推出APS的下一代模擬全精度仿真器Spectre X，在實際使用過程中發(fā)現(xiàn)其對普通模擬仿真性能提升明顯并且基本保持了APS的仿真精度。2020年，Cadence推出其APS RF的下一代仿真器Spectre X RF 仿真器。RF仿真在整體仿真驗證流程中同樣占據(jù)很大一部分，在將其應用到實際項目前，需要與APS RF對比其性能和速度。介紹了Spectre X RF的用法，并重點介紹在幾種采用不同工藝的RFIC設計中，仿真器Spectre APS RF與Spectre X RF仿真性能與精度的對比情況。

發(fā)表于：7/28/2021

基于信號與電源完整性的有效分析優(yōu)化2.5D-3D的設計[其他][其他]

HBM(高帶寬內存)存儲系統(tǒng)與傳統(tǒng)的DRAM接口相比，具有高速率和低功耗特性。在2.5D/3D的設計中，隨著HBM速率的提高，對信號與電源完整性的設計的考量越來越重要，如何通過有效的仿真指導產(chǎn)品的設計是一個挑戰(zhàn)。首先從信號完整性的角度討論了設計的考量點，其次從電源完整性的角度討論電源噪聲在高速傳輸信號中的影響，并提出了如何仿真與預測大量同步開關噪聲等電源噪聲對眼圖的影響，最后基于芯片的測試結果對比仿真，給出結論。

發(fā)表于：7/28/2021

5 nm MSOA RapidPDK及物理實現(xiàn)[其他][其他]

隨著當今電子行業(yè)的發(fā)展，對SoC芯片，尤其是數(shù)?；旌闲酒囊笤絹碓礁?。和傳統(tǒng)的DEF/GDS數(shù)據(jù)交互方式相比，Mixed Signal Open Database(MSOA) RapidPDK可以幫助設計人員通過相同的PDK更好地完成數(shù)字工具Innovus和模擬工具Virtuoso之間的數(shù)據(jù)傳遞。首先描述了5 nm MSOA RapidPDK生成方式，其次使用生成的PDK實現(xiàn)5 nm IP物理實現(xiàn)，同時驗證MSOA flow對5 nm設計在版圖完成和交付方面的速率提升。

發(fā)表于：7/28/2021

Tempus-PI仿真和實測關鍵時序路徑的一致性研究[其他][其他]

傳統(tǒng)的靜態(tài)時序分析會將電壓的不一致性作為減弱參數(shù)形式，以一定的余量幫助使用者覆蓋大部分真實芯片中的情況。但是隨著芯片越來越大，軟硬件的功能越來越多，由于電壓降引起的時序違例越來越多。很多情況下IR的分析是符合標準的?，F(xiàn)在主流的大規(guī)模芯片如AI芯片都是基于12 nm、7 nm或者更小的技術節(jié)點。封裝還會引入3DIC。電壓降分析越來越復雜也越來越重要。與此同時，時序分析也將會引入電壓降的影響。Tempus-PI提供一個真正的時序和電壓降協(xié)同仿真的簽核流程，以此來幫助找到真正的電壓敏感的關鍵路徑。該仿真工作的結果得到了芯片測試的一致性驗證。

發(fā)表于：7/28/2021

基于Palladium AVIP的SoC驗證方案[其他][其他]

由于片上系統(tǒng)芯片(System on Chip，SoC)規(guī)模越來越大，軟件仿真速度在一些大的場景測試用例下已經(jīng)很難滿足驗證計劃時間的要求?，F(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)原型驗證平臺容量的限制，以及需要修改時鐘樹等特性導致FPGA平臺并不適合做功耗/性能評估。基于Emulator平臺的仿真加速以及功耗/性能評估已經(jīng)成為一種趨勢?？梢允褂肊mulator的加速驗證知識產(chǎn)權(Accelerated Verification Intellectual Property，AVIP)替換軟件仿真用的驗證知識產(chǎn)權(Verification Intellectual Property，VIP)來做仿真加速。以及使用高級微控制器總線結構(Advanced Micro-controller Bus Architecture，AMBA) AVIP來模擬或者監(jiān)控總線的傳輸，結合其他工具可以用來做功能/功耗/性能相關的驗證工作，大大加速了芯片相關開發(fā)驗證的進程。

發(fā)表于：7/28/2021

基于vManager的大規(guī)模IC驗證自動化解決方案[其他][其他]

介紹了驗證管理工具vManager,通過Python調用vAPI接口與企業(yè)級的產(chǎn)品需求管理工具Microsoft TFS和用戶數(shù)據(jù)后臺對接，實現(xiàn)了從自動創(chuàng)建驗證需求框架(即vPlan)自動執(zhí)行回歸驗證，自動提取驗證結果反標回Microsoft TFS中的需求狀態(tài)，自動提取驗證結果呈現(xiàn)到驗證看板的自動化驗證管理全流程。方案旨在自動化、規(guī)范化地實現(xiàn)驗證需求到vPlan的同步，驗證回歸狀態(tài)和覆蓋率的實時匯總，實現(xiàn)驗證的高效率和高透明度，需求跟蹤達到滴水不漏。該方案還采用了vManager最新一代的High Available模式，可實現(xiàn)跨地域的多團隊合作與數(shù)據(jù)共享，并且部署了多引擎驗證工具包括Xcelium、JapserGold和Palladium的驗證管理，實現(xiàn)了多維度的驗證數(shù)據(jù)匯總。目前該方案已經(jīng)部署到真實的研發(fā)環(huán)境中，為vManager在國內比較領先的應用，為業(yè)內提供“跨地域合作+多個仿真引擎”的大規(guī)模驗證方案提供了非常有價值的參考。

發(fā)表于：7/28/2021

基于Innovus工具的IR Drop自動化修復[其他][其他]

在先進工藝節(jié)點下，芯片電源網(wǎng)絡的電阻增加和高密度的晶體管同時翻轉會在VDD和VSS上產(chǎn)生電壓降(IR Drop)，導致芯片產(chǎn)生時序問題和功能性障礙。采用基于Innovus工具的三種自動化IR Drop修復流程在PR (Placement and Route)階段優(yōu)化模塊的動態(tài)IR Drop。結果表明，Pegasus PG Fix Flow和IR-Aware Placement這兩種方法能分別修復設計的48%和33.8%的IR Drop違例，且不會惡化時序和DRC（Design Rule Check），而IR-Aware PG Strape Addition這種方法的優(yōu)化力度相對較小，且會使DRC有較大程度的惡化。

發(fā)表于：7/28/2021

一種基于語音指令的電子門鎖解鎖方法及系統(tǒng)[其他][其他]

為了滿足人們對更好解鎖方式的需求，提出了一種基于語音指令的電子門鎖解鎖方法及系統(tǒng)。該方法的設計理念是：利用手機號碼的唯一性識別用戶身份；利用語音識別技術，實現(xiàn)利用不同的語音指令打開不同門鎖。該系統(tǒng)由電子門鎖、手機和互聯(lián)網(wǎng)服務器組成。對該方法及系統(tǒng)進行了詳細設計和說明，據(jù)此即可進行代碼編寫、電路設計等產(chǎn)品化設計工作。基于本方法及系統(tǒng)的電子門鎖適用范圍寬、解鎖便捷，并具有更好的安全性、更高的性價比，對電子門鎖或智能門鎖行業(yè)的發(fā)展將會產(chǎn)生重要影響。

發(fā)表于：7/28/2021

集成機器學習模型在不平衡樣本財務預警中的應用[其他][其他]

基于上交所主板市場A股企業(yè)的財務指標數(shù)據(jù)來預測企業(yè)的財務風險，樣本數(shù)據(jù)包括1 227家正常上市企業(yè)和42家被財務預警的企業(yè)，數(shù)據(jù)嚴重不平衡，通過重采樣技術解決了分類器在不平衡樣本中失效的問題，運用Bagging思想的集成機器學習對預測模型進行提升與優(yōu)化。正確挑選出有財務危機企業(yè)的概率最高達到92.86%,在此基礎上，樣本的整體準確率在經(jīng)過模型的集成之后提高了5.4%。集成模型提高了對上市企業(yè)的財務預警能力，能為企業(yè)的正常經(jīng)營和投資者的安全投資提供一定的借鑒。

發(fā)表于：7/28/2021

片上電源電壓噪聲功率譜測量方法綜述[電源技術][智能電網(wǎng)]

隨著現(xiàn)代超大規(guī)模集成電路的電源網(wǎng)絡變得十分復雜，在片上對其各電源域電壓噪聲功率譜的測量變得越來越有意義。片上電源電壓噪聲測量電路的設計難點主要是在面積和功耗開銷較小的情況下，可以較高精度地測量頻率范圍很寬的電源噪聲信號。介紹了基于自相關方法測量電源電壓噪聲功率譜的原理，并總結了目前用于電源電壓噪聲功率譜測量的主要電路技術，討論了相關結構和技術的優(yōu)缺點，為超大規(guī)模集成電路的設計研發(fā)人員提供了有益參考。

發(fā)表于：7/28/2021

圖像目標識別與跟蹤技術的軍事化應用綜述[其他][其他]

隨著各國軍事力量的不斷增強，武器的現(xiàn)代化與智能化要求越來越迫切，故以計算機技術等為代表的高新技術在軍事領域的應用不斷深入，其中圖像處理技術也成為各國軍事研究的熱門話題之一。首先闡述了圖像處理技術的概念，其次介紹了熱門研究課題——目標識別的基本原理以及以此為基礎的紅外跟蹤技術發(fā)展現(xiàn)狀，最后整理了目標識別與跟蹤技術在軍事領域的具體應用與面臨的挑戰(zhàn)，并對未來發(fā)展形勢做出了展望，為目標識別與跟蹤技術在軍事領域中的創(chuàng)新突破和工程研究提供參考方向。

發(fā)表于：7/28/2021

基于新型微組裝技術的X波段高隔離開關的設計[其他][其他]

為實現(xiàn)X波段四路并行開關電路并有效提高通道間隔離度，提出了基于新型微組裝技術的X波段高隔離開關的方案。根據(jù)指標，對單刀雙擲開關進行性能分析和控制電路設計，同時，在結構方面進行腔體和多層板層疊設計，保證了4個開關之間的隔離。采用軟件建模與仿真，并對其通道間的隔離度進行了測定，以減小腔體效應。經(jīng)過優(yōu)化，在中心頻率處可以將端口的隔離度控制在50 dB以上。利用微組裝工藝，實際制作了X波段開關組件，通過實測數(shù)據(jù)與仿真結果對比，驗證了組件性能的優(yōu)越性。該設計方法獨特，實用性強，適于在實際工程中推廣。

發(fā)表于：7/28/2021

E波段集成雙工-功分器的設計[其他][其他]

雙工器和功分器是通信系統(tǒng)中兩個重要的器件，為了減小通信系統(tǒng)的尺寸，將功分器集成到雙工器內部形成雙工-功分器。與一般雙工器相比，可以實現(xiàn)兩輸出端口功分輸出。該雙工-功分器主要由矩脊波導過渡、脊波導帶通濾波器和脊波導功分器組成?；谙５募共▽V波器有插入損耗低、結構緊湊、通帶及阻帶帶寬寬等優(yōu)勢。用HFSS進行建模仿真優(yōu)化，仿真結果表明在71～76 GHz波段，回波損耗大于12.9 dB，S32和S42基本維持在-3.8 dB左右；在81～86 GHz波段，回波損耗大于12.5 dB，S31和S41基本維持在-3.85 dB左右，通道之間的隔離度大于43.2 dB，兩輸出端口的幅度基本一致。實物的測試結果與仿真結果呈現(xiàn)良好的一致性。

發(fā)表于：7/28/2021

用于巡航導彈突防航跡規(guī)劃的改進深度強化學習算法[其他][其他]

為了解決巡航導彈面臨動態(tài)預警機雷達威脅下的突防航跡規(guī)劃問題，提出一種改進深度強化學習智能航跡規(guī)劃方法。針對巡航導彈面對預警威脅的突防任務，構建了典型的作戰(zhàn)場景，給出了預警機雷達探測概率的預測公式，在此基礎上設計了一種引入動態(tài)預警威脅的獎勵函數(shù)，使用深度確定性策略梯度網(wǎng)絡算法(Deep Deterministic Policy Gradient，DDPG)探究巡航導彈智能突防問題。針對傳統(tǒng)DDPG算法中探索噪聲時序不相關探索能力差的問題，引入了奧恩斯坦-烏倫貝克噪聲，提高了算法的訓練效率。計算結果表明，改進的DDPG算法訓練收斂時間更短。

發(fā)表于：7/28/2021