利用Virtex-6重新排序型控制器提升DDR SDRAM的效率
所屬分類：解決方案
上傳者：nuanyangyang
文檔大?。?span>3826 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：高速雙倍數(shù)據(jù)速率（DDR）SDRAM廠商一般均使用峰值數(shù)據(jù)傳輸速率來指定器件規(guī)格。比如，如果霜廠商把產(chǎn)品命名為DDR3－1600，則意味著該廠商將規(guī)定該SDRAM器件的峰值傳輸速率定為1，600MT/s。 雖然這些器件確實(shí)能夠達(dá)到所規(guī)定的傳輸速率，但在實(shí)際工作負(fù)載情況下卻不能持續(xù)保持該速率。原因在于行地址沖突、數(shù)據(jù)總線轉(zhuǎn)換損耗、寫恢復(fù)等都會(huì)降低器件的峰值傳輸速率
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。