一种SM4算法的高效FPGA实现
所屬分類：技术论文
上傳者：wwei
文檔大?。?span>4403 K
標(biāo)簽： SM4算法 FPGA 流水线设计
所需積分：0分積分不夠怎么辦？
文檔介紹：随着信息安全和数据隐私需求的日益增长，国产SM4分组密码算法在政务、商业等信息传输领域具有重要应用价值。 针对SM4算法在FPGA实现中的性能瓶颈问题，提出一种高效的全流水线硬件架构。通过优化S盒的硬件实现，将每轮迭代中的S盒数量从4个减少至1个，并采用组合逻辑实现快速替换，显著降低资源消耗。同时，设计32级全流水线加解密模块，实现多数据块的并行处理，将加解密吞吐率压缩至一个时钟周期。实验基于Xilinx Zynq7045平台，结果表明，该设计在不使用额外存储器资源的情况下，工作频率达到412 MHz，吞吐率高达52.7 Gb/s，单位面积吞吐率性能较现有方案提升20%以上。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。