基于CPU-FPGA異構(gòu)系統(tǒng)的排序算法加速
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>757 K
標(biāo)簽： FPGA 排序算法 異構(gòu)系統(tǒng)
所需積分：0分積分不夠怎么辦？
文檔介紹：傳統(tǒng)的排序方法主要以軟件串行的方式實(shí)現(xiàn)，包括冒泡排序、選擇排序等。這些算法往往采用順序比較，運(yùn)算的時(shí)間復(fù)雜度較高。近年來已經(jīng)提出了一些并行度較高的排序算法，但是由于CPU的硬件特點(diǎn)，不能很好地利用這些算法的并行性。而FPGA具有良好的靈活性、并行性和集成性等特點(diǎn)，因此在FPGA上可以更好地發(fā)揮這些并行算法的優(yōu)勢，從而大大提高數(shù)據(jù)排序的實(shí)時(shí)性。基于此設(shè)計(jì)了一個(gè)CPU-FPGA異構(gòu)系統(tǒng)，將一些排序算法移植到FPGA上，并進(jìn)行功能驗(yàn)證和理論性能評(píng)估。結(jié)果顯示，該系統(tǒng)對(duì)于并行性高的排序算法具有良好的加速效果，但邏輯資源消耗巨大，適用于實(shí)時(shí)性要求高的算法加速場景。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。