射頻模塊中晶振對(duì)電磁兼容影響研究
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>7746 K
標(biāo)簽： 電磁兼容 電磁干擾 數(shù)?；旌?/a>
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種SoC芯片時(shí)鐘方案，并設(shè)計(jì)了兩種版圖方案。針對(duì)模塊中產(chǎn)生電磁干擾的原因進(jìn)行分析，通過判斷信號(hào)間隔離度仿真結(jié)果，可提前識(shí)別版圖方案中是否存在信號(hào)間干擾風(fēng)險(xiǎn)，進(jìn)而惡化SoC芯片輸出模擬信號(hào)質(zhì)量。根據(jù)信號(hào)間隔離度仿真結(jié)果指導(dǎo)版圖設(shè)計(jì)，并給出優(yōu)化版圖方法，改善了信號(hào)間隔離度性能。測(cè)試結(jié)果表明，版圖設(shè)計(jì)兩種方案的仿真結(jié)果與實(shí)測(cè)結(jié)果吻合，驗(yàn)證了仿真結(jié)果的準(zhǔn)確性、可參考性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。