一種基于國產(chǎn)嵌入式CPU核的BP神經(jīng)網(wǎng)絡SoC設計
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大小：492 K
標簽： BP神經(jīng)網(wǎng)絡 國產(chǎn)嵌入式處理器CK803S SoC設計平臺
所需積分：0分積分不夠怎么辦？
文檔介紹：基于國產(chǎn)嵌入式CPU核CK803S及其SoC設計平臺，設計一款BP神經(jīng)網(wǎng)絡SoC。給出了SoC的設計結(jié)構(gòu)及BP神經(jīng)網(wǎng)絡硬件加速器的設計方案，針對BP神經(jīng)網(wǎng)絡硬件加速器中非線性的Sigmod和Guass激活函數(shù)，選擇了一種既不影響速度又節(jié)約資源的方法來實現(xiàn)，并對其性能、功耗進行優(yōu)化。驗證結(jié)果表明，設計滿足要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。