頭條 基于FPGA的視頻處理硬件平臺設計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。 最新資訊 奧越信OYES 300PLC在國內(nèi)某鋼管廠生產(chǎn)線中的應用 在鋼管生產(chǎn)過程中，需要對不同長度范圍的鋼管進行分選，通過運用由光電傳感器、編碼器、運輸輥道、翻板機、過鋼臺架、接近開關組成的鋼管自動分選生產(chǎn)線，可較好的解決這一問題。在該系統(tǒng)中，采用西門子PLC控制運輸輥道和翻板機將一定長度范圍內(nèi)的鋼管放置在相應的料筐內(nèi)，實現(xiàn)了鋼管的自動分選，并使分選準確率達到100%。 發(fā)表于：2018/8/26 PLC為工業(yè)污水處理系統(tǒng)，提供了有效的自控方法 目前，我國大多數(shù)污水處理控制系統(tǒng)自動化水平不高、安全性低、管理不當，效率普遍低于世界標準。污水處理系統(tǒng)中的曝氣過程控制、數(shù)據(jù)通訊和監(jiān)控管理是急需解決的主要問題。 發(fā)表于：2018/8/26 PLC在江西某自來水廠中的應用 水和電是人類生活不可缺少的重要生產(chǎn)資料,節(jié)水節(jié)能已成為時代特征。我們的水電能源短缺的國家,面對城市污水肆意排放,水質下降,如何使水質達到日常生活,工業(yè)生產(chǎn)可靠性、穩(wěn)定性,直接影響居民的正常工作和經(jīng)濟的發(fā)展。 發(fā)表于：2018/8/26 羅克韋爾自動化新型控制器：幫助簡化機器安全系統(tǒng)，輕松地將安全性融入機器 各生產(chǎn)商和設備制造商不斷尋求各種方法，來對整個機器和系統(tǒng)的安全性進行簡化和標準化。借助羅克韋爾自動化全新的 Allen-Bradley Compact GuardLogix 5370 控制器，用戶不再需要采用單獨的網(wǎng)絡和控制器即可在多達 16 軸的應用中實現(xiàn)安全及運動控制。因此，可更為輕松地將安全性融入各種標準機器和定制機器，從而簡化系統(tǒng)架構。 發(fā)表于：2018/8/26 美國DARPA研發(fā)新算法，小型商用無人機變身自主偵察機 日前，美國國防高級研究計劃局（DARPA）演示了一種新算法，這種算法可以讓小型商用無人機變身自主偵察機，以便在城市廢墟里搜尋幸存者。 發(fā)表于：2018/8/25 汽車生產(chǎn)實現(xiàn)無PC化設計方案 通過將現(xiàn)場的電腦置換成C語言控制器和GOT，提高信息系統(tǒng)的可靠性。 發(fā)表于：2018/8/24 盲信號處理中FastICA算法的IP核設計 針對盲信號處理中FastICA算法處理速度慢、性能差的問題，提出使用FPGA實現(xiàn)FastICA算法的方案，以提高FastICA算法的處理能力。設計了基于Avalon總線的FastICA IP核，嵌入到SoPC和ASIC設計中。仿真測試結果表明,FastICA IP核實現(xiàn)了盲信號分離，處理速度是PC的20倍，滿足了高速盲信號處理的需要。 發(fā)表于：2018/8/24 基于FPGA的猝發(fā)式直擴載波同步技術研究與實現(xiàn) 針對短時猝發(fā)式直擴系統(tǒng)中大頻偏情況下信號載波的捕獲和跟蹤問題，提出了一種集掃頻、FFT頻率估計和數(shù)字鎖相環(huán)技術于一體的載波同步實現(xiàn)方案?；贛atlab進行方案仿真和基于FPGA平臺進行硬件實現(xiàn)，并通過EDA軟件SignalTap工具實時捕獲數(shù)據(jù)完成方案可行性驗證。結果表明，該方案可以滿足系統(tǒng)設計要求。 發(fā)表于：2018/8/24 基于FPGA的剩余電壓檢測系統(tǒng)的設計 提出了一種高準確度低功耗的剩余電壓檢測方法。該測量裝置通過過零檢測電路獲取工頻同步信號，在工頻交流峰值時刻切斷待測設備的電源，由高輸入阻抗的輸入回路對待測設備的剩余電壓進行取樣;在NiosII的控制下,采用高速采樣保持電路和高精度模數(shù)轉換器實現(xiàn)設備掉電1 s和10 s后剩余電壓的在線檢測。實驗證明該測量裝置有較好的穩(wěn)定性，測量準確度達到0.506%，滿足測量要求。 發(fā)表于：2018/8/24 基于FPGA的LVDS高可靠性傳輸優(yōu)化設計 針對LVDS高速鏈路傳輸過程中出現(xiàn)的誤碼及傳輸距離較短問題，分別從硬件和邏輯編碼方面提出各自優(yōu)化方案。硬件方面在LVDS發(fā)送端增加高速驅動器，接收端增加自適應線纜均衡器，可補償信號在長距離傳輸過程中出現(xiàn)的衰減，還原雙絞線中的畸變信號。在邏輯編碼方面，對傳統(tǒng)的10B8B編碼方式進行改進，設計出一種具有自糾錯能力的10B6B編碼方式，不僅改善了雙絞線中直流平衡狀況，而且減小了LVDS傳輸過程中的誤碼率。優(yōu)化后的LVDS接口與正常編碼的LVDS接口相比，具有更遠的傳輸距離，更小的誤碼率。該設計方法簡單可靠，性能穩(wěn)定，測試結果表明，可在48 m差分雙絞線長度下以400 Mb/s速率實現(xiàn)零誤碼可靠傳輸。 發(fā)表于：2018/8/24 ?…78798081828384858687…?
